SU1684711A1 - Цифровой преобразователь сигналов частотных датчиков - Google Patents

Abstract

Изобретение относитс  к электроизме рительной технике Цель изобретени  по вышение точности преобразовани  Цифровой преобразователь сигналов час тотных датчиков содержит посто нное за поминающее устройство 8 регистр 10 первый счетчик 11 импульсов, второй счет чик 6 импульсов. Ввнедение генератора 1 опорной частоты, D-триггера 2 первой линии 3 задержки, формировател  А интервл ла измерени , формировател  5 импульсов, второй линии 7 задержки, управл емого др литеп  9 частоты возвол ет повысить том ность преобразовател  2 ил

Description

со

с

Изобретение относитс  к электроизмерительной технике и может быть использовано в измерительных приборах, преобразовател х и системах дл  частотных датчиков с нелинейной функцией преобразовани .

Цель изобретени  - повышение точности преобразовани .

На фиг. 1 представлена функциональна  схема цифрового преобразовател  сигналов частотных датчиков; на фиг. 2 - временные диаграммы его работы.

Цифровой преобразователь сигналов частотных датчиков содержит генератор 1 опорной частоты, D-триггер 2, первую линию 3 задержки, формирователь 4 интервала времени преобразовани , формирователь 5 импульсов , второй счетчик б импульсов, вторую линию 7 задержки, посто нное запоминающее устройство 8, /прлплчемый делитель 9

частоты, регистр 10, первый СЧР;ЧИК 11 импульсов .

Выходы первого счетчика 11 имгг/льспв соединен с информационными вводами реги стра 10, выходы которого  вл ютс  выходами устройства, информационный вход D-триггера 2  вл етс  входом устройства, синхронизации D-триггера 2 соединен с выходом генератора 1 опорной частоты, первым дом формировател  4 интервала времени преобразовани , входом синхронизации управл емого делител  9 частоты выход D триггера 2 соединен со входом первой линии

3задержки и вторым входом формировател 

4интервала времени преобразовани , выход которого соединен с входом форммропптелч

5импульсов, входами разрешени  пеп вого и второго счетчиков 11 6 импч/мсоп счетный вход второго счетчик) В тчг/ i оь соединен с выходом первой лиши тг( рч, ки, а выходы - с адресными и-..с-.г-., ч ш

о

00

sl

Hiitioio запоминающего устройогнт 8, выходи которою соединены с уиртвл ющими п/одами управл емого црпигс .ч 9 чагтогы оьиод которого соединен со счетным вхо дом пррвого счетчика 11 импульсов, пход установки путч которого соединен со РХОДОМ установки нул  второю смотчика б иммульсоп входу установки нул  управл емого делител  9 ч ютогы и выходу второй линии 7 зздгржки вход которой соединен со входом синхрони зации регистра 10 и выходом формироватетч 5 импульсов

Преобразователь работает следующим образом.

Переключени  элементов схемы такт- руютс  иммульггчми генератора 1 опорной частоты. Длч обеспечени  синх| оннии и безсбоинои рабогн угтрог стра им ульгт частоты fx (фт 2, л) лот н« .м,1

ГИОНЫИ ВдОД L) Tpnirepl 2 на ВЫХОЛС НОШ-

рого они по вл ютс  синхронно с импульсами опорной частоты гпнерз ора 1

В иомен г поступлени  1 го имп/льсача- гош f формирователь 4 ачинает вираба- ти -ат. фиксированный интервал времени In (фиг 2, и) п течение которого счетчик 6 подсчитывает количество импульсов преобразуемой частоты fx, поступивших за врем  Тп Подсчет происходит начина  с поступившего импульса, так как перил лини  3 задержки (малой длительное in) обеспечивает поступление данного импутьса на счетный вход после того, клк переключилс  формирователь А и установилс  сигнал на Влоде разрешени  счета Ь тка 6 Вгкодноп 1-разр дный код счетчика 6 поддамс  на адресные вхиды посто нного запоминаю щего устройства 3 ча выходах которого формируетс  Y-разр дннй код управч ю- щий, ь свою очередь работой долителч 9 астоты Таким образом, код из выходах счетчика 6 измен етс  FJ моменты поступлени  импульсов частоты К по закону 1, 2, 3. ., I, . , а на управл ющих входа ; рлигеп  9 подаетс  воспроизводимый запоминаю- щим устройством 8 код MI, измен ющийс  по закону

1,7, 19. ..,(3i -3I+1) ,(1)

где I - номер периода (фиг 2, п)

Управл емый делитель 9 частоты осу ществл ег деление частоты f0 в соответствии с функцией преобразовани 

Ntjo

Mm

(2)

где Nm - максимальный коэффициент ДРЛО ни ; fi - выходна  частота делител  9

Вследствие этого п течении интррвала времени преобразовани  1ц на ИИАПДР делител  9 вырабатываютс  импульсы частоты ч , возрастающие г. увеличением пор дково 10 номера I периодч tx и соотвегст- эии с р дом (1) (фиг 2 }

Импульсы часто)ы fi подсчитываютс  :чсгчиком 11 (фиг 2, д) работа которого разрешаетс  в течение интервала времени Гц формирователем 4 По окончанию интервал пременч Тп фор иропателем 5 выраба тыпаетс  импульс, переписывающий код с выходов счетчика 11 на выходы регистра 10 Данный код представл ет собой результат преобразовани  N пропорциональный квадрату значени  чагтоты fx Импульс формировател  5, пройд  линию 7 задержки устанавливает о состо ние счетчики G и 11 делше/н чагтоты 9 подготавлива  laiiw, orip nrit vcipoiCTBo к новому ци / работы

Claims (1)

1. Формула изобретени 

   Цифроппй преобразователь сигналов Частотных датчиког содержащий посто нное запоминающее устройство первый счетчик имп/льсов ныходы которого соединены с информационными входами регистра , вылоды которого  вл ютс  выходами устройс.тв1 а гакж г-торои счетчик импуль- гов, о т л и ч а ю а. 1 и с   тем. ч го с целью гювышеии точное i i реобразовани  в него введены генератор опорной частоты. D- григгер перва  и втора  линии задержки, формирователь ишервл/n времени преобразовани  формирователь импульсов уп- делитель частоты причем входом устройства  вл етс  информационный в/од D-триггера в од синхронизации которого соединен с выходом генератора опорной частоты, первым входом формировател  интервала времени преобразовани , входом синхронизуй управл емого делител  частоты, выход D-триггера соединен с входом первой линии задержки и вторым входом формировател  интервала времени преобразовани  сыход которого соединен с входом формировател  импульсов, входами разрешени  счета первого и второго счетчиков импульсов счетный вход второго счетчика импульсов соединен с выходом первой линии задержки, а его выходы соединены с адресными входами посто нного запоминающего устройства, выходы которого соединены с управл ющим входом управл емого делител  частоты, выход которого соединен со счетным входом первого счетчика импульсов, вход установки нул  которого соединен с входом установки нул  второго счетчика импульсов, входом установки нул  управл емого делител  частоты и выходом второй линии задержки, вход которой соединен с входом синхрони

   зации регистра и выходом импульсов

   () Г|,г IPIV , I I I