SU1679585A1 - Цифровое устройство дл управлени стабилизированным конвертером - Google Patents

Abstract

Изобретение относитс  к электротехнике и может найти применение при создании источников вторичного электропитани  радиоэлектронной аппаратуры. Целью изобретени   вл етс  повышение качества выходного напр жени  конвертера Цифровое устройство дл  управлени  стабилизированным конвертером содержит задающий генератор 4, выходом подключенный к первому двоичному счетчику 5, логический компаратор 6, RS-триггер 8, выход которого предназначен дл  подключени  к управл ющему входу конвертера. Выход фильтра 3 конвертора подключен к первым входам четырех компараторов 9-12, вторые входы которых подключены к соответствующим точкам резистивного делител  14 напр жени . Выходы третьего 11 и четвертого 12 компараторов подключены к входам первого элемента 2 ИЛИ 19, выходом подключенного к входу первого элемента 2 И 20. второй вход которого соединен со счетным входом второго двоичного счетчика 21, S- входом RS-триггера 8 и выходом последнего разр да первого двоичного счетчика 5 Выход элемента 2 И 20 подключен к первому входу второго элемента 2 ИЛИ 22, второй вход которого соединен с выходом второго двоичного счетчика 21, а выход - к счетному входу реверсивного счетчика 7. В отличии от известного предлагаемое цифровое устройство снабжено вторым 25 и третьим 26 элементами 2 И, элементами ИЛИ 24 и И-НЕ 23. Соединение указанных элементов не позвол ет переключать код реверсивного счетчика с максимального к нулевому и наоборот при переполнении последнего, тем самым устран   возможные провалы и выплески выходного напр жени  конвертера . 1 ил сл с о XI о сл 00 сл

Description

Изобретение относитс  к электротехнике и может найти применение в источниках электропитани  радиоэлектронной аппаратуры .

Целью изобретени   вл етс  повышение качества выходного напр жени .

На чертеже приведена схема стабилизированного конвертера.

Конвертер выполнен на усилителе 1 мощности, выход которого подключен через

выпр митель 2 к фильтру 3. Цифровое устройство дл  управлени  стабилизированным конвертером содержит задающий генератор 4, выход которого подключен к счетному входу первого двоичного счетчика 5, логический компаратор 6, первый порт входов которого подключен к выходам первого двоичного счетчика 5, второй - к выходам реверсивного счетчика 7, а выход - к R-входу RS-триггера 8, выход которого предназначен дл  подключени  к управл ющему входу усилител  1 мощности. Оно также включаете себ  четыре компаратора 9-12, первые входы которых предназначены дл  подключени  к выходным зажимам фильтра 3, и источник 13 опорного напр жени , выходные зажимы которого подключены к делителю 14 напр жени , образованному последовательным соединением четырех резисторов 15-18. Второй вход первого компаратора 9 подключен к точке соединени  первого 15 и второго 16 резисторов, второй вход второго компаратора 10 подключен к точке соединени  второго 16 и третьего 17 резисторов, второй вход третьего компаратора 11 подключен к общей точке соединени  перваго резистора 15 делител  14 напр жени  и первого выхода источника 13 опорного напр жени , а второй вход четвертого компаратора 12 подключен к точке соединени  третьего 17 и четвертого 18 резисторов делител  4 напр жени . Выходы третьего 11 и четвертого 12 компараторов подключены к входам элемента 2 ИЛИ 19, выход которого подключен к первому входу первого элемента 2 И 20, второй вход которого объединен с S-входом RS-триггера 8, счетным входом второго двоичного счетчика 21 и подключен к выходу последнего разр да первого двоичного счетчика 5. Первый и второй входы второго элемента 2 ИЛИ 22 подключены соответственно к выходам первого элемента 2 И 20 и второго двоичного счетчика 21, а выход- к счетному входу реверсивного счетчика 7. Входы элемента И-НЕ 23 и элемента ИЛИ 24 подключены к выходам реверсивного счетчика 7. Входы второго элемента 2 И 25 подключены соответственно к выходу элемента ИЛИ 24 и к выходу первого компаратора 9, а выход - к входу разрешени  обратного счета реверсивного счетчика 7. Входы третьего элемента 2 И 26 подключены соответственно к выходу элемента И-НЕ 23 и к выходу второго компаратора 10, а. выход - к входу разрешени  пр мого счета- реверсивного счетчика 7.

Цифровое устройство дл  управлени  стабилизированным конвертером работает следующим образом.

При подаче на конвертер первичного питани  схемой обнулени  (на чертеже не показана) на всех выходах двоичных счетчиков 5 и 21 и реверсивного счетчика 7 устанавливаютс  сигналы логического нул . На выходе элемента И-НЕ 23 при этом устанавливаетс  высокий уровень сигнала, а на выходе элемента ИЛИ 24 - низкий уровень сигнала. На вторых входах компараторов 9-12 по вл етс  напр жение от источника

13 опорного напр жени . Компараторы 9- 12 включены так, что в первый момент времени после подачи на конвертер напр жени  питани , когда его выходное напр жение равно нулю, на выходах компаратороа 9 и 11 формируетс  низкий уровень сигнала, а на выходах компараторов 10 и 12 - высокий уровень. Высокий уровень сигнала с выхода компаратора 10

0 поступает через элемент 2 И 26 на вход разрешени  пр мого счета реверсивного счетчика 7, в котором режим обратного счета запрещен низким уровнем сигнала с выхода элемента 2 И 25, на входы которого

5 поданы сигналы низкого уровн  с первого компаратора 9 и элемента ИЛИ 24.

Сигнал высокого уровн  с выхода четвертого компаратора 12 разрешает подачу импульсов с последнего выхода двоичного

0 счетчика 5 через элемент 2 И 20 и элемент 2 ИЛИ 22 на счетный вход реверсивного счетчика 7. Увеличение кода в реверсивном счетчике 7 приводит к увеличению времени сравнени  с кодом двоичного счетчика 5 в

5 логическом компараторе 6, за счет чего увеличиваетс  длительность широтно-модули- рованного импульса и повышаетс  выходное напр жение конвертера. Если величина наброса нагрузки не позвол ет за

0 счет увеличени  длительности широтно-мо- дулированного импульса повысить выходное напр жение конвертера до уровн  срабатывани  второго компаратора 10, то код в реверсивном счетчике 7 достигает

5 максимального значени  (все единицы на выходах счетчика). При этом сработает элемент И-НЕ 23, с выхода которого сигнал низкого уровн  через элемент 2 И 26 поступает на вход разрешени  пр мого счета им0 пульсов, тем самым исключа  провал выходного напр жени  от переключени  реверсивного счетчика 7 с максимального кода к нулевому. Дальнейша  работа устройства происходит с максимальной дли5 тельностью широтно-модулированного импульса до сброса нагрузки.

Аналогично, если при сбросе нагрузки уменьшение длительности широтно-модулированного импульса не позвол ет сни0 зить напр жение на выходе конвертера до уровн  срабатывани  первого компаратора 9, то реверсивный счетчик 7 переходит в нулевое состо ние. При этом сработает элемент ИЛИ 24, с выхода которого сигнал низ5 кого уровн  через элемент 2 И 25 поступает на вход разрешени  обратного счета реверсивного счетчика 7 и прекращает счет импульсов, тем самым исключа  вплеск;, выходного напр жени  от переключени  реверсивного счетчика 7 с нулевого

кода к максимальному. В этом случае на выходе конвертера может быть остаточное напр жение зар женных конденсаторов фильтра 3 и паразитных емкостей в выходных цеп х конвертера либо напр жение выходного каскада усилител  1 мощности из-за нарушени  режима работы по управл ющему входу.

Таким образом, предлагаемое изобретение позволит повысить качество выходного напр жени  путем устранени  провалов и всплесков выходного напр жени  конпер- тер а, св занных с переполнением реверсивного счетчика.

Claims (1)

1. Формула изобретени  Цифровое устройство дл  управлени  стабилизированным конвертером, выполненным на усилителе мощности, выход которого подключен через выпр митель к фильтру, содержащее задающий генератор, выход которого подключен к счетному входу первого двоичного счетчика, логический компаратор, подключенный первым портом входов к выходам первого двоичного счетчика , вторым - к выходам реверсивного счетчика, а выходом подключенный к R-вхо- ду RS-триггера, выход которого предназначен дл  подключени  к управл ющему входу усилител  мощности, четыре компаратора , первые входы которых объединены и предназначены дл  подключени  к выходным зажимам фильтра, источник опорного напр жени , выходом подключенный к делителю напр жени , образованному последовательно соединенными четырьм  резисторами, причем второй вход первого компаратора подключен к точке соединени  первого и второго резисторов делител , второй вход второго компаратора подключен к точке соединени  второго и третьего резисторов делител , второй вход третьего компаратора подключен к точке

   соединени  первого резистора делител  и выхода источника опорного напр жени , второй вход четвертого компаратора подключен к точке соединени  третьего и четвертого резисторов делител , а выходы

   третьего и четвертого компараторов подключены к входам первого элемента 2 ИЛИ, выход которого подключен к входу первого элемента 2 И, второй вход которого соединен со счетным входом второго двоичного

   счетчика, с S-входом упом нутого RS-триггера и выходом последнего разр да первого двоичного счетчика, выход первого элемента 2 И подключен к первому входу второго элемента 2 ИЛИ, второй вход которого подключей к выходу второго двоичного счетчика , а выход - к счетному входу реверсивного счетчика, отличающеес  тем, что, с целью повышени  качества выходного напр жени , оно снабжено вторым

   и третьим элементами 2 И, элементом ИЛИ и элементом И-НЕ, входы двух последних объединены и подключены к выходам вышеупом нутого реверсивного счетчика, вход разрешени 

   пр мого счета которого подключен к выходу третьего элемента 2 И, а вход разрешени  обратного счета - к выходу второго элемента 2 И, первый вход которого соединен с выходом первого компаратора, второй вход

   - с выходом элемента ИЛИ, первый вход третьего элемента 2 И подключен к выходу второго компаратора, а второй - к выходу элемента И-НЕ.