SU1665499A2

SU1665499A2 - Усилитель посто нного тока типа М-ДМ

Info

Publication number: SU1665499A2
Application number: SU894720863A
Authority: SU
Inventors: Игорь Михайлович Бучма; Зиновий Романович Мычуда; Петр Владимирович Мокренко
Original assignee: Львовский политехнический институт им.Ленинского комсомола
Priority date: 1989-07-14
Filing date: 1989-07-14
Publication date: 1991-07-23

Abstract

Изобретение относитс к автоматике и измерительной технике и может быть использовано дл усилени напр жений посто нного тока малых уровней. Цель изобретени - расширение динамического диапазона. Усилитель посто нного тока типа М - ДМ содержит входной коммутатор 1, модул тор 2, усилитель 3 переменного тока, демодул тор 4, фильтр 5 нижних частот, первый, второй аналоговые запоминающие блоки 6, 7, дифференциальный усилитель 8, делитель частоты 9, счетный триггер 10, первый и второй логические элементы И 11, 12, генератор 13 управл ющего напр жени . При введении масштабирующего преобразовател 14, делител 15 напр жени , управл емого делител 16 напр жени , регулируемого делител 17 напр жени уменьшаетс напр жение на выходе первого аналогового запоминающего блока 6, что приводит к увеличению динамического диапазона. 1 ил.

Description

Изобретение относится к автоматике и измерительной технике, может быть использовано для усиления напряжений постоянного тока малых уровней, например в микровольтметрах постоянного тока, й является усовершенствованием авт. св. № 1425808.

Цель изобретения расширение динамического диапазона.

На чертеже представлена структурная электрическая схема устройства.

Усилитель постоянного тока типа М-ДМ содержит входной коммутатор 1, модулятор 2, усилитель 3 переменного тока, демодулятор 4, фильтр 5 нижних частот, первый 6 и второй 7 аналоговые запоминающие блоки, дифференциальный усилитель 8.делитель 9 частоты, счетный триггер 10, первый 11 и второй 12 логические элементы И·, генератор 13 управляющего напряжения, масштабирующий преобразователь 14, делитель 15 напряжения, управляемый делитель 16 напряжения, регулируемый делитель 17 напряжения.

Устройство работает следующим образом.

В первый полупериод управляющего сигнала с выхода счетного триггера 10 выход входного коммутатора 1 подключается к своему заземленному входу. В этом случае напряжение, обуславливающее смещение нуля Ucm и дрейф нуля и_др, модулируется модулятором 2, усиливается усилителем 3, выпрямляется демодулятором 4 и после фильтрации фильтром 5 запоминается первым аналоговым запоминающим блоком 6 во второй половине полупериода управляющего сигнала на выходе счетного триггера 10. Это обеспечивается сигналом, поступающим на управляющий вход первого аналогового запоминающего блока 6 с выхода первого логического элемента И 11, на входы которого поступают сигналы с прямого выхода счетного триггера 10 и инверсного выхода делителя 9 частоты,. Запоминание выходного напряжения фильтра 5 только во второй половине полупериода управляющего выходного сигнала счетного триггера 10 позволяет исключить влияние переходных процессов в модуляторе 2, усилителе 3, демодуляторе 4 и фильтре 5 на результат запоминания напряжения смещения и дрейфа нуля. Если переходный процесс не успевает закончиться за первую половину полупериода управляющего сигнала с выхода счетного триггера 10, то время запоминания можно уменьшить, используя первый 11 и второй 12 логические элементы И, многовходовые, подключая их остальные входы к инверсным выходам других триггеров дели теля 9 частоты. Эти связи на чертеже показаны пунктиром. Таким образом, первый аналоговый запоминающий блок 6 запоминает напряжение и₆=к₂ -к₃ К4 к₅(и_См+и_др.)= = К(и_См+идр), где К₂, Кз, Кд и Кэ - коэффициенты передачи соответственно модулятора 2, усилителя 3, демодулятора 4 и фильтра 5.

Напряжение Ue поступает через масштабирующий преобразователь 14 на управляющий вход управляемого делителя 16 напряжения. При Ue=0 коэффициенты деления делителя 15 напряжения и управляемого делителя 16 напряжения выбираются равными, а коэффициент деления регулируемого делителя напряжения выставляется равным 1/2. В этом случае переменное напряжение на выходе регулируемого делителя 17 напряжения будет равным нулю и не будет влиять на напряжение, запоминаемое первым аналоговым запоминающим блоком 6.

После прохождения через масштабирующий преобразователь 14 U6 поступает на управляющий вход управляемого делителя 16 напряжения и изменяет его коэффициент деления. В результате этого на выходе регулируемого делителя 17 напряжения появляется переменное напряжение частоты модуляции Црдн, которые по величине меньше, чем U_Cm+ и_Др, а его начальная фаза такая, что оно, поступая на второй вход усилителя 3, приводит к уменьшению напряжения Us до уровня U6' =К₂ Кз · Кд К5(и_См+и_Др-и_рдн), а значит и к увеличению динамического диапазона усилителя от значения г,__и_Выхмакс U6 „1 _ и_Выхмакс υέ ки_ш

Во второй полупериод управляющего сигнала с выхода счетного триггера 10 выход входного коммутатора 1 подключается к своему сигнальному входу. В этом случае из суммы усиливаемого напряжения постоянного тока и_вх, напряжения смещения Ucm и дрейфа нуля Цд_Р промодулированной модулятором 2, на входе усилителя 3 вычитается напряжение и_РДн. Результирующее напряжение усиливается усилителем 3, выпрямляется демодулятором 4 и после фильтрации фильтром 5 запоминается вторым аналоговым запоминающим блоком 7 во второй половине второго полупериода управляющего сигнала на выходе счетного триггера 10. Это обеспечивается сигналом, поступающим на управляющий вход второго аналогового запоминающего блока 7 с выхода второго логического элемента И 12, на входы которого поступают сигналы с инверсных выходов счетного триггера 10 и делителя 9 частоты.

Таким образом, на втором аналоговом запоминающем блоке 7 напряжение равно

U7⁼K2 Кз Кд r\5(IJBX⁺UcM⁺Uflp—Юрдн).

Затем напряжение с выходов первого 6 и второго 7 аналоговых запоминающий блоков поступает на входы дифференциального усилителя 8, на выходе которого получают

Us = U7-U₆'= Кв [ К2К3К4 K₅U_B х+ и_см+ и_ДР ^— UpflH-UcM~Uflp+UpflH)⁺UcM8⁺Uflp8] — = Κδ(Κ2 К3К4 K5U_bx+ Ucm8+ 1_1др8), где Ucm8 - напряжение смещения дифференциального усилителя 8 совместно ссмещением первого 6 и второго 7 аналоговых запоминающих блоков;

Чдрэ - напряжение дрейфа нуля дифференциального усилителя 8 совместно с дрейфом нуля первого 6 и второго 7 аналоговых запоминающих блоков,

Таким образом, предложенное устройство обладает более широким динамическим диапазоном по сравнению с известным.

Claims

Формула изобретения

Усилитель постоянного тока типа М-ДМ по авт.св. №1425808.0 т л ичающийся тем, 5 что, с целью расширения динамического диапазона, введены масштабирующий преобразователь, делитель напряжения, управляемый делитель напряжения и регулируемый делитель напряжения, а усилитель 10 переменного тока выполнен с двумя входами, при этом масштабирующий преобразователь включен между выходом первого аналогового запоминающего блока и управляющим входом управляемого делителя на15 пряжения, входы делителя напряжения и управляемого делителя напряжения подключены к инверсному и прямому выходам генератора управляющего напряжения соответственно, входы регулируемого делите20 ля напряжения подключены к выходам делителя напряжения и регулируемого делителя напряжения соответственно, а его выход - к второму входу усилителя переменного тока.