SU1661735A1 - Стабилизатор переменного напр жени - Google Patents

Abstract

Изобретение относитс  к электротехнике и может найти применение в системах электропитани  радиоэлектронной аппаратуры. Целью изобретени   вл етс  повышение точности стабилизации выходного напр жени  в услови х нестабильности частоты входного напр жени . Стабилизаци  выходного напр жени  осуществл етс  регулирующим органом 1 дискретного действи  с помощью цифрового блока управлени . Измерение выходного напр жени  происходит в блоке 10 выборки-хранени  в момент равенства двух пилообразных напр жений, формируемых интеграторами 11 и 12. Посто нные времени интеграторов 11 и 12 выбраны такими, что в момент равенства напр жений на их выходах выходное напр жение достигает амплитудного значени . Изменение частоты входного напр жени  не приводит к смещению управл ющего импульса на выходе узла 13 сравнени  относительно положени  максимума измер емого напр жени , т. к. посто нные времени интеграторов 11 и 12 в процессе работы остаютс  неизменными. 1 з.п. ф-лы, 7 ил.

Description

(21) 4626661/07J 4626745/07 422) 27.12.88 (46) 07.07.91. Бкхл. Р 25

(71)Рыбинский авиационный технологический институт

(72)В.В.Юдин

(53)621.316.722.1(088.8)

(56)Авторское свидетельство СССР № 976432, кл. С 05 F 1/20, 1981.

Авторское свидетельство СССР № 1291942 кл. G 05 F 1/20, 1985.

(54)СТАБИЛИЗАТОР ПЕРЕМЕННОГО НАПРЯЖЕНИЯ

(57)Изобретение относитс  к электротехнике и может найти применение в системах электропитани  радиоэлектронной аппаратуры. .Целью изобретени   вл етс  повышение точности стабилизации выходного напр жени  в услови х нестабильности частоты входного напр жени . Стабилизаци  выходного напр жени  осуществл етс  регулирующим органом 1 дискретного , действи  с помощью цифрового блок а управлени . Измерение выходного напр жени  происходит в блоке 10 выборки-хранени  в момент равенства двух пилообразных напр жений, формируемых интеграторами 11 и 12. Посто нные времени интеграторов 11 и 12 выбраны такими, что в момент равенства иппр жений на их выходах выходное напр жение достигает амплитудного значени . Изменение частоты входного напр жени  не приводит к смещению управл ющего импульса на выходе узла 13 сравнени  относительно положени  максимума измер емого напр жени , т.к. посто нные времени интеграторов 11 и 12 в процессе работы остаютс  неизменными. 1 з.п, ф-льт,

7 ил. I

&

(Л

а о

i

со

СЛ

Изобретение относитс  к электроехнике и может найти применение в истемах электропитани  радиоэлекронной аппаратуры.

Цель изобретени  - повышение точности стабилизации выходного напр ени  в услови х нестабильности частоты входного напр жени .

На фиг. 1 изображена электриче- jn ека  схема стабилизатора переменного напр жени  с двум  интегратораи; на фиг. 2 - электрическа  схема стабилизатора переменного напр жени  с трем  интеграторами; на фиг. 3 - схема трехпозиционного, органа сравнени ; на фиг. 4 - схема формировател  импульсов; на фиг. 5 - схема интегратора; на фиг. 6 - временные диаграммы , по сн ющие работу стабилиза- 20 тора,представленного на фиг. 1 , на фиг. 7 - временные диаграммы, по сн ющие работу стабилизатора, представленного на фиг.2.

Стабилизатор переменного напр же- 25 ни  (фиг.1) содержит регулирующий орган 1 дискретного действи , включенный между входными и выходными выводами , реверсивный счетчик 2, подключенный выходами к управл ющим входам 0 регулирующего органа 1 дискретного действи  и через дешифраторы 3 и 4 - к первым входам конъюнкторов 5 и 6, вторые входы которых соединены с вы- ходами трехпозиционного органа 7 сравнени , а выходы - соответственно с суммирующим и вычитающим входами реверсивного счетчика 2, формирователь 8 импульсов, входом подключенный к выходным выводам, к которым через дд выпр митель 9 подключен также информационный вход блока 10 выборки-хранени , выход которого соединен с входом трехпозиционного органа 7 сравнени , первый 11 и второй 12 интегра- дз торы и узел 13 сравнени , выход которого соединен с управл ющим входом блока 10 выборки-хранени , а входы подключены к выходам интеграторов 11 и 12, входы сброса которых подключе- 0 ны соответственно к первому и второму выходам формировател  S импульсов, формирующего на первом выходе импульсы , соответствующие началу положительных , а на втором выходе - началу отрицательных полупериодов выходного напр жени , при этом третьи входы конъюнкторов 5 и 6 соединены с одним из выходов формировател  8 импульсов.

35

55

Стабилизатор переменного напр жени , представленный на фиг. 2 отличаетс  от стабилизатора на фиг.1. наличием третьего интегратора 14, подключенного входом сброса к первому выходу формировател  8 импульсов, а выходом - к одному из входов второго узла 15 сравнени , другой  ход которого соединен с выходом первого интегратора 11, при этом вход сброса первого интегратора 11 и третьи входы конъюнкторов 5 и 6 соединены с первым выходом формировател  8 импульсов через первый дизъюнктор 16, второй вход которого подключен к второму выходу формировател  8 импульсов, выход первого узла 13 сравнени  соединен с управл ющим входом блока 1.0 выборки-хранени  через второй дизъюнктор 17, второй вход которого подключен к выходу второго узла 15 сравнени .

Стабилизатор, представленный на фиг.2, позвол ет дополнительно повысить точность стабилизации выход- ного напр жени  и быстродействие.

Регулирующий орган 1 дискретного действи  содержит трансформатор, обмотки которого коммутируютс  ключевыми элементами.

Трехпозиционный орган 7 сравнени  (фиг.З) осуществл ет формирование на своих выходах логических функций

q

1 при v h,

0при vЈ-h,

1при v 1 О при v 1

где v - входной сигнал, 1 и h - соответственно фиксированные значени  нижнего и верхнего уровней диапазона стабилизации .

Формирователь 8 импульсов может быть выполнен, например, на нелинейном трансформаторе и выпр мительных диодах (фиг.4). Интеграторы 11, 12, 14 (фиг.З) содержат генератор, подключенный к счетному входу счетчика, установочный нулевой вход которого использован в качестве входа сброса интегратора.

Работа стабилизатора происходит следующим образом.

Входное синусоидальное напр жение подаетс  на входные выводы устройства и без искажени  формы передаетс  регулирующим органом 1 дискретного действи  на его выход. Из выходного напр жени  х (фиг.6а,7а) формирователем 8 импульсов формируютс  импульсы гд (фиг.66, 76) и г (фиг.6в,7в), при этом импульсы г,, соответствуют началу положительных полупериодов, а импульсы г - началу отрицательных полупериодов выходного напр жени .

Интеграторы 11, 12 и 14 (фиг.5) осуществл ют формирование ступенчатого возрастающего напр жени  S,

Sx, и S

J

3

условно показанного на

фиг.бг, 7г и 7е в виде сплошных линий. Посто нные интегрировани  узлов 11 и 12, 11 и 14 определ ют скорость изменени  выходных сигналов , устанавливаютс  частотами вход щих в их состав генераторов и относ тс , как целые числа 1 и 3.

Сигналы с выходов интеграторов 1 и 12 поступают на входы узла 13 сравнени , который в момент равенства этих сигналов формирует импульс GI (фиг.6д,7д). Узел 15 сравнени  (фиг.2) осуществл ет сравнение кодов S и 83 (фиг.7е), поступающих от интеграторов 11 и 14. Б момент равенства кодов S и S формируетс  импульс С2. Моменты по влени  импульсов С соответствуют серединам нечетных полупериодов выходного напр жени , с приходом их на управл ющий вход блока 10 выборки-хранени  по информационному входу происходит запись амплитудного значени  выходного напр жени , которое запоминаетс  и хранитс  в течение всего периода изменени  входного напр жени  (фиг.бе). В устройстве (фиг.2) управление блоком 10 осуществл етс  сигналом С, образованным объединение сигналов С, и С с помощью дизъюнк- тора 17.

Сигнал v (фиг.бе, 7и) с блока 10 выборки хранени  сравниваетс  трех- позиционным органом 7 сравнени  с фиксированными значени ми нижнего 1 и верхнего h уровней диапазона стабилизации . В результате сравнени  в узле 7 формируютс  управл ющие сигналы g и f, с помощью которых осуществл етс  управление состо нием реверсивного счетчика 2. Если ампли0

5

0

5

0

5

0

5

0

туда выходного напр жени  превышает верхний граничный уровень, происходит формирование сигнала g (фиг.бж), разрешающего прохождение на вычитающий вход реверсивного счетчика 2 импульсов те (фиг.бз). Если амплитуда выходного напр жени  оказываетс  меньше нижнего граничного уровн , происходит формирование сигнала f (фиг.би), разрешающего прохождение на суммирующий вход реверсивного счетчика 2 импульсов р (фиг.бк). В результате описанной процедуры происходит такое изменение коэффициента передачи регулирующего органа 1 дискретного действи , которое приводит к стабилизации выходного напр жени , осуществл   поддержание его в диапазоне между граничными значени ми нижнего и верхнего уровней диапазона стабилизации . Дешифраторы 3 и 4 служат дл  защиты от переполнени  счетчика 2, обеспечива  надежную работу стабилизатора .

Положение импульсов С, на выходе

узла 13 сравнени  и импульсов С на выходе узла 15 сравнени  определ етс  соотношением посто нных времени интегрировани  узлов 11 и 12, 11 и 14 и не зависит от частоты входного напр жени . Положение импульса С всегда приходитс  на середину полупериода . Посто нные времени интеграторов 11, 12 и 14 определ ютс  частотами вход щих в их состав генераторов, которые в процессе работы остаютс  неизменными . По этой причине любые изменени  периода входного напр жени  в устройстве не привод т к смещению положени  импульса С относительно положени  максимума входного напр жени  и не вызывают по влени  дополнительной погрешности.

Таким образом, предлагаемый стабилизатор переменного напр жени  обеспечивает более высокую точность поддержани  выходного напр жени  в услови х нестабильности частоты входного напр жени .

Ф

ормула изобретени 

Claims (2)

1 . Стабилизатор переменного напр жени , содержащий регулирующий орган 1дискретного действи , включенный между входными и выходными выводами, реверсивный счетчик, подключенный выходами к управл ющим входам регулирующего органа дискретного действи  и через первый и второй дешифраторы - к первым входам соответственно первого и второго конъюнкторов, трех- позиционный орган сравнени , первый и второй выходы которого подключены к вторым входам соответственно первого и второго конъюнкторов, выходы которых соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, блок выборки- хранени , информационный вход которого через выпр митель соединен с выходными выводами, а выход - с вхо- дом трехпозиционного органа сравнени , формирователь импульсов, отличающийс  тем, что, с целью повышени  точности стабилизации выходного напр жени  в услови х нестабильности частоты входного напр жени , в него введены два интегратора с входом сброса и первый узел сравнени , причем входы сброса первого и второго интеграторов подключены соответственно к первому и второму выходам формировател  импульсов, входом соединенного с выходными выводами и формирующего на. первом выходе импульсы, соответст- вующие началу положительных, а на втором выходе - началу отрицательных полупериодов выходного напр жени , выходы интеграторов соединены с входами первого узла сравнени , выход которого подключен к управл ющему входу блока выборки-хранени , при этом посто нные времени первого и второго интеграторов относ тс  как целые числа 1:3. а третьи входы конъюнкторов соединены с первым выходом формировател  импульсов.

2. Стабилизатор по п. 1, отличающийс  тем, что, в него введены два дизъюнктора, второй узел сравнени  и третий интегратор с входом сброса, причем вход сброса третьего интегратора подключен к первому выходу формировател  импульсов, а выход - к первому входу второго узла сравнени , второй вход которого соединен с выходом первого инте1- гратора, при этом указанна  св зь входа сброса первого интегратора и третьих входов конъюнкторов с первым выходом формировател  импульсов осуществлена через первый дизъюнктор, второй вход которого подключен к второму выходу формировател  импульсов, указанна  св зь выхода первого узла сравнени  с управл ющим входом блока выборки-хранени  осуществлена через второй дизъюнктор, второй вход которого подключен к выходу второго узла сравнени , а посто нна  времени третьего интегратора равна посто нной времени второго интегратора.

Г

X

оГ

л

оh

41oЈ

J

фигЗ

фиг 4S

Ч)

фиг. 5

..J

«ft

«ffc

Фиг