SU1658316A1 - Устройство дл синхронизации системы управлени преобразователем - Google Patents

Abstract

Изобретение относитс  к преобразовательной технике и может быть использовано в регулируемых импульсных источниках питани  с использованием емкостных накопителей энергии Цель изобретени  состоит в расширении функциональных возможностей . С этой целью с помощью регул тора 1 амплитуды сетевого напр жени  и нуль-органа 9 формируют синхроимпульсы рабочей зоны и зоны запрета использу  формирователь 10 зон. Сравнива  с помощью компаратора 8 нижнего уровн  сигнал с выхода регул тора 1 и с выхода регул тора 7 амплитуды напр жений обратной св зи, получают реагирование компаратора 8 на момент превышени  амплитуды сетевого напр жени  над амплитудой сигнала обратной св зи . Сигнал, поданный на формирователь 11 выходных импульсов с компаратора 8, обеспечивает оптимальное включение силовых ключей цепи зар да конденсаторов емкостного накопител  энергии. Дл  регулировани  введены последовательно соединенные задатчик 5 установки и компаратор 6 уставки который вырабатывает сигнал при достижении сетевым напр жением напр жени  уставки и выдает его на формирователь 11 дл  закрывани  силовых ключей цепи зар да . Дифференцирующим элементом 2, компаратором 3 выброса и эадатчиком 4 сигнала сравнени  формируетс  импульс на коммутационные выбросы в сети и подаетс  на задатчик 5. Генератором 12 импульсов разр да измен етс  частота следовани  импульсов разр да и обеспечиваетс  зар д только в первый период следовани  сетево го напр жени . 3 ил. № с о ел с СА) О

Description

Изобретение относитс  к преобразовательной технике и может быть использовано в регулируемых импульсных источниках питани  с использованием емкостных накопителей энергии.

Целью изобретени   вл етс  расширение функциональных возможностей путем введени  синхронизации включени  ключевых элементов по уровню произвольного дл  каждого импульса зар да.

На фиг.1 приведена схема устройства; на фиг.2 - формирователь сигнала управлени ; на фиг.З - диаграммы, по сн ющие работу устройства.

Устройство содержит последовательно соединенный регул тор 1 амплитуды сетевого напр жени , дифференцирующий элемент 2, компаратор 3 выброса, второй вход которого соединен с задатчиком 4 допустимого значени  du/dt, задатчик 5 уставки, компаратор 6 уставки, выход регул тора 7 амплитуды напр жени  обратной св зи подключен к первому входу компаратора 8 нижнего уровн , к второму входу которого подключены последовательно соединенные нуль-орган 9 и формирователь 10 зон, первый выход которого соединен с третьим входом формировател  11 выходных импульсов, а второй выход подключен к четвертому входу формировател  11 и входу генератора 12 импульсов разр да, выход которого соединен с п тым входом формировател  11, второй вход компаратора 6 уставки подключен к выходу регул тора 7 и входу компаратора 8 нижнего уровн , выход которого подключен к второму входу формировател  11, а к его первому входу подключен выход компаратора 6 уставки, второй вход компаратора 8 нижнего уровн  вместе с входом нуль-органа 9 соединен с выходом регул тора амплитуды сетевого напр жени .

Формирователь 11 (фиг,2) содержит элемент U 13, выход которого подключен к соединенным информационным D и установочным R входам D-триггеров 14 и 15, инверсный выход D-триггера 14 и пр мой D-триггеры 15 подключены к входам элемента И 16, выход которого подключен к второму входу элемента U 17, выход инвертора 18 подключен к информационному D- входу D-триггера 19, выход которого соединен с четвертым входом элемента Ui7. синхронизирующий С-вход триггера 14 подключен к первому входу формировател  11, к второму входу подключен синхронизирующий С-вход триггера 15 и первый вход элемента U 17. первый вход элемента U 13 и синхронизирующий С-вход триггера 19 подключены к третьему входу формировател 

11, к четвертому входу подключен второй вход элемента U 13 и третий вход элемента U 17, к п тому входу подключен вход инвертора 18 и установочный S-вход триггера 19.

Устройство работает следующим образом .

Напр жение сети переменного тока поступает на вход регул тора 1 амплитуды сетевого напр жени , измен ющего масштаб

0 сигнала, поступающего на его вход без изменени  формы. Это позвол ет получить на его выходе сигнал с заданной скоростью du/dt перехода синусоиды через нулевой уровень Ui. Этот сигнал поступает на вход

5 дифференцирующего элемента 2, амплитуда сигнала на выходе которого зависит от скорости изменени  сигнала на его входе.

Сравнива  с помощью компаратора 3 выброса амплитуду сигнала с выхода диф0 ференцирующего элемента 2 с сигналом сравнени  от задатчика 4, получают реагирование компаратора на сигналы выброса (с задатчика сигнала сравнени  поступает од- нопол рный сигнал), существующие в сети

5 и имеющие скорость изменени  du/dt больше скорости изменени  du/dt синусоиды напр жени  сети. Поскольку скорость изменени  фронтов коммутационных выбросов имеет значительно большую величину, то

0 переключение компаратора 3 выброса происходит только при их возникновении. Задний фронт провала воспринимаетс  компаратором 3 выброса, как передний фронт выброса.

5 Сигнал обратной св зи с конденсаторов емкостного накопител  поступает на регул тор 7 амплитуды напр жени  обратной св зи, измен ющего масштаб сигнала, поступающего на его вход без изменени  фор0 мы. Этот сигнал поступает на опорный вход компаратора 8 нижнего уровн  (имеет место плавающа  опора, отстающа  по фазе от напр жени  сети переменного тока за счет посто нной времени зар да цепи конденса5 торов емкостных накопителей энергии). Сравнива  с помощью компаратора 8 нижнего уровн  амплитуду сигнала с выхода регул тора 7 с сигналом напр жени  сети переменного тока с выхода регул тора 1 ам0 плитуды сетевого напр жени , получают реагирование компаратора нижнего уровн  на момент превышени  синусоидального напр жени  над остаточным напр жением на конденсаторах емкостного накопител , что

5 соответствует моменту времени в диапазоне tcrti (фиг.З).

За счет введенного конкретно дл  данного устройства гистерезиса компаратора 8 нижнего уровн  (с учетом мощности импульсного ионно-дугового источника и сети питани ) исключаетс  дребезг при естественных просадках сети при приеме нагрузки.

Величина гистерезиса выбираетс  таким образом, что несрабатывание компаратора 8 нижнего уровн  при приеме нагрузки сетью и отставани  опоры по фазе от напр жени  сети переменного тока за счет посто нной времени зар да цепи конденсаторов емкостного накопител  энергии не оказывает вли ни  на реагирование на коммутаци- онные провалы в сети питани , чтобы обеспечить при необходимости повторный импульс запуска силовых ключей источника питани , если длительность провала больше , чем врем  закрывани  ключевого эле- мента.

Сигнал с выхода компаратора 8 нижнего уровн  поступает на второй вход формировател  11. Сигнал с выхода регул тора 1 амплитуды сетевого напр жени  поступает на нуль-орган 9, который формирует импульс в момент перехода синусоиды через нулевой уровень. Импульс, синхронизированный сетевым напр жением, поступает на формирователь 10 зон, который форми- рует рабочую зону U 10.1 (фиг.З) и выдает ее на третий вход формировател  11 и зону запрета U 10.2 (фиг.З). котора  поступает на четвертый вход формировател  11.

Синхронизаци  зоны запрета и рабочей зоны относительно сетевого напр жени  выбрана с учетом возможности зар да конденсаторов емкостного накопител  до максимальной уставки (учтена посто нна  времени зар да цепи зар да конденсаторов емкостных накопителей) и возможности возникновени  коммутационных выбросов (провалов) при переходе синусоиды через нулевой уровень, которые не могут превышать определенной величины а эл.град дл  каждого конкретного случа  соотношени  мощностей преобразовател  и сети. Така  синхронизаци  повышает надежность схемы и исключает сбои в работе источника.

Сигнал с выхода регул тора 7 поступает на вход компаратора 6 уставки. Сравнивани  амплитуду сигнала обратной св зи с помощью компаратора 6 уставки с сигналом сравнени  от задатчика 5 уставки, который может измен тьс  как в ручном режиме, так и в автоматическом, получают реагированием компаратора 6 уставки момент превыше- ни  сигнала обратной св зи над напр жением от задатчика 5 установки, что соответствует моменту времени в диапазо- не (фиг.З).

За счет введенного, конкретного дл  данного устройства гистерезиса компаратора 6 установки, с учетом мощности ионно- дугового источника и сети питани ,

исключаетс  дребезг при естественных выбросах в сети при сн тии нагрузки. Сигнал с выхода компаратора 6 уставки поступает на первый вход формировател  11.

С второго выхода формировател  10 зон сигнал зоны запрета (фиг.З) поступает на вход генератора 12 импульсов разр да, который формирует импульс запуска ключевого элемента разр да Ui2 (фиг.З), микросекундной длительности и выдает его на п тый вход формировател  11.

Импульс запуска ключевого элемента разр да сдвигаетс  генератором 12 импульсов разр да от фронта импульса зоны запрета на врем , требуемое дл  выключени  примен емых ключевых элементов зар да в импульсном ионно-дуговом источнике питани . Генератор 12 импульсов разр да позвол ет измен ть частоту следовани  импульсов разр да.

Сигнал с компаратора 3 выброса поступает на вход задатчика 5 уставки и блокирует срабатывание компаратора 6 уставки, повыша  уставку на его опорном входе с учетом гарантированного несрабатывани  от выброса в сети питани .

Формирователь 11 (фиг.2) работает следующим образом.

На элемент И 13 поступают импульсы зоны запрета и рабочей зоны (фиг.З). На выходе элемента И 13 формируетс  импульс U13 (фиг.З), который подаетс  на информационные D и установочные R входы триггеров 14 и 15 и снимает состо ние установки логического О с Uu, Uis. Импульс рабочей зоны (фиг.З), поступающий на вход синхронизации триггера 19. устанавливает его в состо ние логического О Dig, который подаетс  на четвертый вход элемента И 17 и блокирует его. Так как установка триггера 19 в состо ние логической 1 происходит импульсом запуска ключевого элемента разр да (фиг.З), поступающего на установочный S-вход и через инвертор И 18 на информационный D-вход триггера 19, то при изменении частоты следовани  импульсов разр да четвертый вход элемента U 17 будет разблокирован только первый период после прохождени  импульса разр да.

Импульс срабатывани  компаратора 8 нижнего уровн  (фиг. 1) поступает на первый вход элемента И 17 и синхронизирующий С-вхоД триггера 15, переключа  его в состо ние логической 1, котора  подаетс  на вход элемента И 16. На второй вход элемента И 16 поступает импульс логической 1 с инверсного выхода триггера 14. Элемент И 16 формирует импульс логической 1 U 16 и подает его на второй вход элемента И 17. Так как третий вход элемента И 17 подаетс  импульс зоны запрета (фиг.З), то после срабатывани  компаратора 8 нижнего уровн  8 (фиг.1) и прохождени  импульса запуска ключевого элемента разр да, на выходе элемента U 1 по вл етс  импульс открывани  силовых ключей зар дной цепи (U 1).

При срабатывании компаратора 6 уставки (фиг.1) импульс логической 1 подаетс  на вход синхронизации С-триггера 14, переключа  его в состо ние логической 1 (U 14)

С инверсного выхода триггера 14 импульс логического О через элемент И 16 поступает на второй вход элемента И 17 и с выхода элемента И 17 снимаетс  импульс управлени  силовых ключей зар дной цепи

(U17).

Длительность зоны запрета (фиг.З) определ етс  суммарным временем выключени  силовых ключей цепи зар да, длительностью процесса разр да, а также длительностью переходного процесса после окончани  разр да, происход щего при рекуперации энергии в конденсаторы емкостного накопител .

Дл  обеспечени  повторного запуска силовых ключей цепи зар да конденсаторов емкостного накопител  после прохождени  коммутационных искажений в сети питани  импульс срабатывани  компаратора 8 нижнего уровн  (фиг.1) подаетс  на первый вход элемента И 17.

Таким образом, наличие обратной св зи и текущего контрол  зар да конденсаторов емкостного накопител  позвол ет осуществл ть синхронизацию оптимального включени  и выключени  силовых ключей цепи зар да конденсаторов емкостного накопител  энергии регулируемого импульсного ионно-дугового источника питани  и расшир ет функциональные возможности предлагаемого устройства.

Claims (1)

1. Формула изобретени  Устройство дл  синхронизации системы управлени  преобразователем, содержащее последовательно соединенные регул тор амплитуды сетевого напр жени , дифференцирующий элемент и первый вход компаратора выброса, второй вход которого соединен с выходом задатчика допустимого значени  du/dt, нуль-орган и формирователь выходных импульсов, отличающеес  тем, что, с целью расширени  функциональных возможностей, введены задатчик уставки , компаратор уставки, регул тор амплитуды напр жени  обратной св зи, компаратор нижнего уровн , формирователь зон и генератор импульсов разр да, а формирователь выходных импульсов выполнен в виде первого D-триггера, С-вход которого использован как первый вход формировател  выходных импульсов. Dвход и R-вход соединены и подключены к объединенным D- и R-входам второго D- триггера, С-вход которого использован как второй вход формировател  выходных импульсов , и выходу первого двухвходового

   элемента И, первый и второй входы которого использованы как третий и четвертый входы формировател  соответственно инвертора , вход которого использован как п тый вход формировател , а выход соединен

   с D-входом третьего D-триггера, С-вход которого соединен с первым входом первого двухвходового элемента И, а S-вход - с входом инвертора, инверсный выход первого и пр мой выход второго D-триггеров подключены к первому и второму соответственно входам второго двухвходового элемента И, четырехвходового элемента И, первый вход которого соединен с С-входом второго D- триггера, второй вход - с выходом второго

   двухвходового элемента И, третий вход - с вторым входом первого двухвходового элемента И, а четвертый - с выходом третьего D-триггера, причем выход компаратора выброса соединен с входом задатчика уставки,

   выход которого соединен с первым входом компаратора уставки, второй вход которого соединен с выходом регул тора амплитуды напр  ени  обратной св зи и первым входом компаратора нижнего уровн , второй

   вход которого соединен с выходом регул тора амплитуды сетевого напр жени  и входом нуль-органа, выход которого соединен с входом формировател  зон, выход компаратора уставки соединен с первым входом

   формировател  выходных импульсов, второй вход которого соединен с выходом компаратора нижнего уровн , третий - с выходом рабочей зоны формировател  зон, выход зоны запрета которого соединен с

   четвертым входом формировател  выходных импульсов и входом генератора импульса разр да, выход которого соединен с п тым входом указанного формировател