SU1647847A1 - Устройство усилени - Google Patents

Устройство усилени Download PDF

Info

Publication number
SU1647847A1
SU1647847A1 SU884620764A SU4620764A SU1647847A1 SU 1647847 A1 SU1647847 A1 SU 1647847A1 SU 884620764 A SU884620764 A SU 884620764A SU 4620764 A SU4620764 A SU 4620764A SU 1647847 A1 SU1647847 A1 SU 1647847A1
Authority
SU
USSR - Soviet Union
Prior art keywords
amplifier
input
output
subtractor
detector
Prior art date
Application number
SU884620764A
Other languages
English (en)
Inventor
Владимир Викторович Люмицкий
Вячеслав Егорович Дроздецкий
Original Assignee
Бердское специальное конструкторское бюро
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Бердское специальное конструкторское бюро filed Critical Бердское специальное конструкторское бюро
Priority to SU884620764A priority Critical patent/SU1647847A1/ru
Application granted granted Critical
Publication of SU1647847A1 publication Critical patent/SU1647847A1/ru

Links

Landscapes

  • Amplifiers (AREA)

Abstract

Изобретение относитс  к радиотехнике. Цель изобретени  - уменьшение нелинейных искажений. Устройство усилени  содержит усилитель 1 мощности, делитель 2 напр жени , сумматор 3, детекторы 4 и 7, дифференциальный уилитель 5, аттенюатор 6 и вычитатель 8. При подаче сигнала на вход усилител  1 на выходе детектора 7 по вл етс  выпр мленное и отфильтрованное напр жение, которое через вычитатель 8 воздействует на управл ющий вход усилител  1, измен   смещение рабочей точки его оконечного каскада в соответствующем направлении . При этом вли ние ступеньки, вызванной неидентичностью (тактовой несинхронностью ) ступеней оконечного каскада усилител  1, постепенно уменьшаетс , чем достигаетс  снижение коэф. нелинейных искажений на малых и средних уровн х выходного сигнала. 2 ил.

Description

Фиг. 2
$
Изобретение относитс  к радиотехнике и может быть использовано при проектировании высококачественных усилителей мощности.
Цель изобретени  - уменьшение нелинейных искажений.
На фиг.1 изображена диаграмма работы устройства; на фиг.2 - структурна  электрическа  схема устройства усилени .
Устройство усилени  содержит -усилитель 1 мощности, делитель 2 напр жени , сумматор 3, детектор 4, дифференциальный усилитель 5, аттенюатор 6, дополнительный детектор 7, вычитатель 8.
Устройство работает следующим образом .
При отсутствии сигналов на выходе усилител  1 напр жение на выходе детектора 4 и дополнительного детектора 7 о гсутствует, а потенциал управл ющего входа усилител  1 определ етс  фиксированным напр жением с выхода делител  2 напр жени . При этом ток поко  оконечного каскада задаетс  выбранной рабочей точкой, близкой к классу В, чем достигаетс  высокий коэффициент полезного действи  усилител . При подаче на вход усилител  1 сигнала на выходе дополнительного детектора 7 по вл етс  вы- пр мленное и отфильтрованное напр жение, которое, воздейству  на управл ющий вход усилител  1, через вычитатель 8 измен ет смещение оконечного каскада усилител  таким образом, что при увеличении выходного напр жени  ивых до значений 0,7 Увых, ток поко  ln увеличиваетс , приближа сь к значению, характерному дл  режима А - середине линейного участка входной вольт-амперной характеристики активного элемента.
Условием этого  вл етс  выбор коэффициентов передачи делител  2 напр жени  Ка и дополнительного детектора К, удовлетвор ющих неравенству
дцпых IE Еи + Ki ( К + К2 -Еи ) X).
где IE - чувствительность тока поко  усилител  к изменению напр жени  питани ;
Ец-чувствительность напр жени  источника питани  к изменению выходного напр жени  усилител ;
Ki - чувствительность тока поко  усилител  по управл ющему входу;
Ка - коэффициент передачи делител  2 напр жени .
При этом вли ние ступеньки, вызванной неидентичностью (тактовой несинхронностью ) ступеней оконечного каскада усилител  1 постепенно уменьшаетс , чем достигаетс  дополнительное снижение ко0
эфФициента нелинейных искажений на малых и средних уровн х выходного сигнала. При увеличении выходного уровн  сигнала свыше значени  0,7 Umax напр жение на выходе дополнительного детектора 7 фиксируетс  на некотором посто нном уровне, что соответствует уменьшению К до значени , при котором выполн етс  уравнение
7гтт1- IE Еи + Ki ( K7 + К2-Еи ) 0 ,
которое достигаетс  путем соответствующего выбора параметров К2, К при заданных характеристиках усилительного блока
IE, Ki м блока питани  Ей
При этом достигаетс  идеальна  компенсаци  - ток поко  оконечного каскада не зависит от изменени  Еп. А именно уменьшение напр жени  питани  Еп (при увеличении уровн  выходной мощности) которое передаетс  через предварительные каскады усилительного блока на его оконечный каскад, не приводит к изменению (возрастанию ) тока поко , так как на управл ющий
вход усилительного блока поступает компенсирующее напр жение противоположного знака, которое снимаетс  с делител  2 и инвертируетс  вычитателем 8.
Если при дальнейшем увеличении выходной мощности (например, в виде кратко- временных выбросов) наступает ограничение (перегрузка) амплитуды по цепи питани  усилительного блока, то на выходе дифференциального усилител  5
выдел етс  разностный сигнал ослабленного в К раз (коэффициент усилени  усилительного блока) выходного и входного напр жений усилительного блока (соответственно уравненных на входах дифференциального усилител  5). Этот сигнал после выпр млени  в детекторе 4, суммировани  в сумматоре 3 и инвертировани  в вычита- теле 8 воздействует на управл ющий вход усилител  и запирает его оконечный каскад,
смеща  рабочую точку в соответствующем направлении.

Claims (1)

  1. Формула изобретени  Устройство усилени , содержащее усилитель мощности, детектор, делитель на0 пр жени , отвод которого соединен с одним входом сумматора, отличающеес  тем, что, с целью уменьшени  нелинейных искажений , введены дополнительный детектор, дифференциальный усилитель, вычитатель,
    5 аттенюатор, причем вход усилител  мощности соединен непосредственно с одним входом дифференциального усилител , а выход через аттенюатор - с другим входом дифференциального усилител , выход которого через дополнительный детектор соединен с другим входом сумматора, при этом выход сумматора соединен с инвертирующим входом вычитател , выход усилител  мощности
    неинвертирующим входом вычитател , выход которого соединен с управл ющим входом услител  мощности, шин питани  которого соединена с соответствующим вы
    соединен через дополнительный детектор с 5 водом делител  напр жени .
    ДЭп
    Unop Фиг. 1
SU884620764A 1988-12-15 1988-12-15 Устройство усилени SU1647847A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884620764A SU1647847A1 (ru) 1988-12-15 1988-12-15 Устройство усилени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884620764A SU1647847A1 (ru) 1988-12-15 1988-12-15 Устройство усилени

Publications (1)

Publication Number Publication Date
SU1647847A1 true SU1647847A1 (ru) 1991-05-07

Family

ID=21415373

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884620764A SU1647847A1 (ru) 1988-12-15 1988-12-15 Устройство усилени

Country Status (1)

Country Link
SU (1) SU1647847A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР №1119163, кл. Н 03 F 1/34, 1982. *

Similar Documents

Publication Publication Date Title
US5614864A (en) Single-ended to differential converter with relaxed common-mode input requirements
EP0603867A1 (en) Distortion compensating circuit of high-frequency power amplifier
US5392000A (en) Apparatus and method for frequency compensating an operational amplifier
US4571553A (en) Amplifier circuit with distortion cancellation function
SU1647847A1 (ru) Устройство усилени
US4255716A (en) Automatic gain control circuit
EP0998034A2 (en) Analog amplifier clipping circuit
JPH11136196A (ja) 光受信器
EP0153250B1 (fr) Amplificateur intégré à étage de sortie réalisé en technologie CMOS
Garde Transient distortion in feedback amplifiers
US5508646A (en) Controlled feedback charge-to-voltage converter
JP2919175B2 (ja) 線形補償回路
Huang et al. A 155-MHz BiCMOS automatic gain control amplifier
SU1124425A2 (ru) Усилитель мощности
EP0369325A2 (en) Amplifier circuit
JPS62176207A (ja) 光通信用受信器集積回路
SU1598110A1 (ru) Устройство автоматического ограничени отсечки в усилителе
JP2641592B2 (ja) 光受信回路
SU843255A1 (ru) Устройство дл компенсации помех припРиЕМЕ СигНАлОВ C чАСТОТНОй МОдул циЕй
SU1078588A1 (ru) Дифференциальный усилитель
SU1187240A1 (ru) Динамический шумоподавитель
SU1578763A1 (ru) Устройство дл управлени интегральным шумоподавителем магнитофона
JPH0779356B2 (ja) 光受信装置
SU1104647A1 (ru) Усилитель мощности
SU1046951A1 (ru) Ретрансл тор цифрового оптического сигнала