SU1644401A1 - Формирователь сигнала изображени прибора с зар довой св зью (ПЗС) датчиков - Google Patents

Abstract

Изобретение относитс  к телевидению . Цель изобретени  - повышение точности формировани  сигнала изобра- жени . Формирователь сигнала изображени  содержит формирователи 1 сигнала границ изображени , состо лдае каждый из запоминающих блоков 7 и 8, вычи- тател  9, эл-тов сравнени  10 и 11 и счетчика 12, триггеры 2 и 3, 2N- входовый коммутатор 4, эл-ты ИЛИ 6 и блок 5 управлени  режимом работы, состо щий из диода 13, интегрирующей цепи 14, .конденсатора 15, порогового эл-та 16, формирователей 17-19 импульсов и эл-тов И 20 и 21. Цель достигаетс  путем обеспечени  автоматического электронного совмещени  изображений без разрывов. 2 з.п. ф-лы, 1 ил.

Description

г ттл-

и

rUN- 8C-L-,

I

-IT

IN

10

Изобретение относитс  к телевидению , и может быть использовано в передающих телевизионных камерах работающих с твердотельными формировател ми сигнала изображени  и предназначенных дл  передачи графической и текстовой и нфо р ма ции.

Цель изобретени  - повышение точности формировани  сигнала изображени  .

На чертеже представлена структурна  электрическа  схема формировател  сигнала изображени .

Формирователь сигнала изображени  содержит N формирователей 1.1-1.N сигнала границ изображени  ПЗС-датчи- ков, N первых триггеров 2,1-2.N, N вторых триггеров 3.1-3.N, 2Ы-входовмй коммутатор 4, блок 5 управлени  режимом работы, N элементов ИЛИ 6.1-6.N.

Формирователь сигнала границ изображени  состоит из первого запоминающего блока 7, второго запоминающего блока 8, вычитател  9, первого элемен 25 та 10 сравнени , второго элемента 11 сравнени , счетчика 12.

Блок 5 управлени  режимом работы содержит диод 13, интегрирующую цепь

15

20

зар жают конденсатор 15. В момент, когда напр жение на конденсаторе 15 достигает порогового уровн , происхо дит переключение порогового элемента 16 и на выходе устанавливаетс  низки потенциал, соответствующий режиму ра боты, благодар  тому, что зар д конденсатора 15 осуществл етс  импульса ми строчной частоты, переход к режим работы осуществл етс  синхронно.

Посто нна  времени интегрирующей цепи 14 выбираетс  так, чтобы врем  настройки составл ло 2-3 периода строчных импульсов, что необходимо дл  перевода датчиков в режим вывода информации и дл  правильной установк счетчиков 12, которые сбрасываютс  строчными импульсами, подаваемыми на вход формировател  сигнала границ изображени . На выходе порогового элемента 16 может быть установлен ин дикатор дл  указани  режима работы устройства.

Управл ющий сигнал с выхода форми ровател  11 сигнала поступает на входы элементов ИЛИ 6.1-6.N, выходны сигналы которых используютс  дл  за пуска выходных регистров ПЗС-датчик

14, конденсатор 15, пороговый элемент,- что обеспечивает в режиме настройки

35

16, первый 17, второй 18 и третий 19 формирователи импульсов, первый 20 и второй 21 элементы И.

Формирователь сигнала изображени  работает следующим образом.

Настраивают и вывод т информацию с совмещением частичных изображений. В режиме настройки автоматически определ ютс  положени  места совмещени  изображений с точностью до элемента. 4Q Дл  настройки в поле зрени  оптических систем датчиков помещаетс  тестовое изображение, содержащее  ркостные перепады, в зоне перекрыти  полей зрени  изображений. После включени  45 формирователей 1.1-1.N сигнала изображени  на выходе порогового элемента 16, вход щего в блок 5 управлени , устанавливаетс  высокий потенциал, соответствующий входному напр жению ниже порогового, благодар  тому, что конденсатор 15 интегрирующей цепочки 14 разр жен. Этот уровень управл ющего сигнала соответствует режиму настройки формирователей 1.1-.1.N сиг- нала изображени  ПЗС-датчиков.

Импульсы частоты строк сформированного изображени , поступающие через диод 13 на интегрирующую цепочку 14,

одновременный запуск выходных регис ров датчиков, а также разрешает про хождение стробирующих сигналов с фор мирователей 17 и 18 импульсов через элемент И 2J на входы формирователе 1.1-1.N сигнала границ изображени . Бинарные видеосигналы тест-изображе ни  подаютс  на входы соответствующ формирователей 1,1-1.N сигнала границ изображени  и используютс  дл  фиксации состо ни  счетчиков 12 так товых импульсов в момент прохождени сигналов  ркостных перепадов соотве ственно в первом 7 и втором 8 запом нающих блоках.

Дл  того, чтобы каждый запоминаю щий блок фиксировал состо ние счетч ка 12 только при соответствующем  р костном перепаде, на его входы разр шени  записи в режиме настройки подаютс  стробирующие импульсы с блока 5 управлени , соответствующие интервалам возможного проховдени  сигналов  ркостных перепадов. Строб рующие импульсы формируютс  блоком управлени  с помощью формирователей 18 и 19 импульсов. Первый из них формирует импульс в начале строки изображени , соответствующий времени

5

5

0

зар жают конденсатор 15. В момент, когда напр жение на конденсаторе 15 достигает порогового уровн , происходит переключение порогового элемента 16 и на выходе устанавливаетс  низкий потенциал, соответствующий режиму работы , благодар  тому, что зар д конденсатора 15 осуществл етс  импульсами строчной частоты, переход к режиму работы осуществл етс  синхронно.

Посто нна  времени интегрирующей цепи 14 выбираетс  так, чтобы врем  настройки составл ло 2-3 периода строчных импульсов, что необходимо дл  перевода датчиков в режим вывода информации и дл  правильной установки счетчиков 12, которые сбрасываютс  строчными импульсами, подаваемыми на вход формировател  сигнала границ изображени . На выходе порогового элемента 16 может быть установлен индикатор дл  указани  режима работы устройства.

Управл ющий сигнал с выхода формировател  11 сигнала поступает на входы элементов ИЛИ 6.1-6.N, выходные сигналы которых используютс  дл  запуска выходных регистров ПЗС-датчиков,

5

Q 5

одновременный запуск выходных регистров датчиков, а также разрешает прохождение стробирующих сигналов с формирователей 17 и 18 импульсов через элемент И 2J на входы формирователей 1.1-1.N сигнала границ изображени . Бинарные видеосигналы тест-изображени  подаютс  на входы соответствующих формирователей 1,1-1.N сигнала границ изображени  и используютс  дл  фиксации состо ни  счетчиков 12 тактовых импульсов в момент прохождени  сигналов  ркостных перепадов соответственно в первом 7 и втором 8 запоминающих блоках.

Дл  того, чтобы каждый запоминающий блок фиксировал состо ние счетчика 12 только при соответствующем  р- костном перепаде, на его входы разрешени  записи в режиме настройки подаютс  стробирующие импульсы с блока 5 управлени , соответствующие интервалам возможного проховдени  сигналов  ркостных перепадов. Стробирующие импульсы формируютс  блоком 5 управлени  с помощью формирователей 18 и 19 импульсов. Первый из них формирует импульс в начале строки изображени , соответствующий времени

516

вывода информации из зоны перекрыти  полей зрени  соседних датчиков, второй формирует аналогичный импульс в конце строки. Формирователь 18 импульса обеспечивает задержку второго строб-импульса относительно первого на врем , соответствующее выводу сигнала неперекрывающейс  части изображени  .

По окончании настройки устройство переходит в рабочий режим, соответствующий выводу информации. Процесс формировани  сигнала изображени  состоит в последовательном запуске выходных регистров датчиков и коммутации на выход полезной информации, Дл  этого при опросе каждого датчика происходит сравнение текущего состо ни  счетчика 12, соответствующего номеру выводимого элемента датчика с величиной В, записанной во второй запоминающей блок О с помощью первого элемента 10 сравнени . Сигнал совпадени  подаетс  на первый вход соответствующего тригге- ра 2.1-2.N и второй вход последующего триггера 3.N, благодар  чему осугчеств л етс  формирование сигралов коммутации видеосигнала ПЗС-датчиков.

В момент по влени  сигнала совпаде

ни  прекращаетс  прохождение через коммутатор 4 видеосигнала n-го датчика и разрешаетс  прохождение видеосигнала (п+1)-го датчика. Однако дл  предотвращени  повторени  информации из зоны перекрыти  датчиков в момент коммутации из (п-Н)-го датчика должен выводитьс  соответствующий сигнал, поэтому запуск этого датчика должен быть произведен несколько раньше п-го датчика. Дл  этого производитс  вычитание кодов, записанных во втором запоминающем блоке 8 п-тго блока формировани  границ изображени  и в первом запоминающем блоке 7 (п+1)-го блока с помощью вычитател  9, сравнение полученного кода с текущим состо нием счетчика 12 с помощью элемента 10 сравнени  и формирование сигнала запуска выходного регистра (п+1)-го дат чика соответствующим триггером 3.N по сигналу совпадени . По окончании вывода информации из каждого датчика соответствующий триггер 3.N устанавливаетс  в исходное состо ние сигналом с второго выхода счетчика 12. Импульсы запуска выходного регистра с выхода (п-И)-го триггера 3.N через элемент ИЛИ 6.N поступают на выход фор

0

5

5

0

мировател  дл  запуска выходного регистра (п+1)-го датчика. Таким образом обеспечиваетс  последовательный опрос ПЗС-датчнков в рабочем режиме, & сигнал коммутации, поступающий на коммутатор 4 с выходов триггеров 2.1- 2.N и 3.1-3.N, обеспечивает последовательное переключение видеосигналов отдельных датчиков без потери и повторени  информации в месте совмещени . Формирование сигналов коммутации и запуска датчиков описанным выше образом производитс  дл  всех датчиков, кроме первого, дл  которого запуск и коммутаци  видеосигнала осуществл ютс  с началом вывода сформированного изображени  . При этом на второй вход триггеров 3.1-3.N и второй вход триггеров 2.1-2.N подаетс  импульс, соответствующий началу вьшода изображени  и снимаемый с выхода блока 5 управлени  режимом работы, а второй выход первого блока формировани  границ изображени  оказываетс  незадействованным. Поэтому в первом блоке запоминающий блок 8 может отсутствовать.

Все сигналы, необходимые дл  рабо

ты формировател  сиграла изображени  ПЗС-датчиков, формируютс  в блоке 5 управлени  ПЗС-датчиками. В качестве тактовых импульсов могут быть использованы импульсы считывани , подаваемые на соответствукпций датчик ПЗС. Импульсы строчной частоты сформированного изображени  могут быть получены с помощью стандартных счетчиков и логических схем, причем период этих импульсов определ етс  временем перехода к следующей строке системы развертки изображени  по второй координате , а интервал между импульсами TN определ етс  числом датчиков N и временем вьшода из одного датчика Тд:

. ,

Таким образом, предлагаемый формирователь сигнала изображени  ПЗС-датчиков позвол ет обеспечить автоматическое электронное совмещение изображений без разрывов.

Claims (3)

1. Формирователь сиг из па изображени  прибора с зар довой св зью (ЛЗС) датчиков, содержащий Л формирователей сигнала границ изображени , где N - . число ПЗС-датчнков, N первых триггеров , N вторых триггеров, 2М-входовый

коммутатор, причем первый вход каждого первого триггера соединен с первым выходом соответствующего формировател  границ изображени , N инфор- мационных входов коммутатора  вл ютс  входами сигналов изображени  от соответствующих ПЗС-датчиков, а выход коммутатора  вл етс  выходом сигнала изображени  формировател , о т л и- чающийс  тем, что, с целью повышени  точности формировани  сигнала изображени , введены блок управлени  режимом работы и N элементов ИЛИ, при этом первый вход каждого формировател  сигнала границ изображени   вл етс  входом дл  сигнала тактовой частоты, а второй вход каждого формировател  сигнала изображени   вл етс  входом сигнала изображени  соответст- вующего датчика ПЗС, третий и четвертый входы этих блоков подключены соответственно к первому и второму выходам блока управлени  режимом работы, п тый вход формировател  сигнала гра ниц изображени  и вход блока управлени  режимом работы  вл етс  входом сигнала частоты строк сформированного изображени , а шестой вход формировател  сигнала изображени  с первого по (Н-1)-й соединен с вторым выходом последующего формировател  сигнала границ изображени , третий выход каждого формировател  сигнала границ изображени  соединен с первым входом соответствующего второго триггера, четвертый выход - с вторым входом последующего второго триггера с второго по N-й формировател  сигнала изображени  , второй вход каждого из первых триггеров с второго по N-й формировател  сигнала изображений соединен с первым входом предыдущего из первых триггеров, N управл ющих входов коммутатора соединены с выходами N пер- вых триггеров, а выходы N вторых триггеров соединены с первыми входами соответствующих N элементов ИЛИ, объедненные вторые входы которых соединены с третьим выходом блока управлени  режимом работы, а выходы элементов ИЛИ  вл ютс  выходами формировател  сигнала изображени , четвертый выход блока управлени  режимом работы соединен с объединенными вторыми входами первого из N первых триггеров и первого из N вторых триггеров.

2. Формирователь по п. t, отличающийс  тем, что формирова

5 Q 5 0 о 5

0

J5

тель сигнала границ изображени  содержит счетчик, первый и второй запоминающие блоки, вычитатель, первый и второй элементы сравнени , причем первый вход счетчика  вл етс  первым входом формировател  сигнала границ изображени , объединенные входы первого и второго запоминающих блоков  вл ютс  вторым входом этого блока, второй вход первого запоминающего блока - третьим входом блока, второй вход второго запоминающего блока - четвертым входом блока, второй вход счетчика - п тым входом блока, а первый вход вычитател  - шестым входом формировани  сигнала границ изображени , первый выход счетчика соединен с объединенными третьими входами первого и второго запоминающих блоков и объединенными первыми входами первого и второго элементов сравнени , выход второго запоминающего блока соединен с объединенными вторыми входа ми первого блока сравнени  и вычитател , выход вычитател  соединен с вторым входом второго элемента сравнени , выход первого элемента сравнени   вл етс  первым выходом формировател  сигнала границ изображени , выход первого запоминающего блока  вл етс  вторым выходом этого блока, второй выход счетчика - третьим выходом блока , а выход второго элемента сравнени  - его четвертым выходом.

3. Формирователь сигнала по п. 1, отличающийс  тем, что блок управлени  режимом работы содержит диод, интегрирующую цепь, пороговый элемент, первый, второй и третий формирователи импульсов и первый и второй элементы И, причем анод диода, соединеного с входом первого формировател  импульсов,, вл етс  входом блока управлени  режимом работы, а его катод соединен с входом интегрирующей цепи, выход интегрирующей цепи соединен с входом порогового блока, выход первого формировател  импульсов соединен с первым входом первого элемента И и входом последовательно соединенных второго и третьего формирователей импульсов, выход третьего формировател  импульсов соединен с первым входом второго элемента И, а выходы первого и второго элементов И  вл ютс  соответственно первым и вторым выходами блока управлени  режимом работы, выход порогового элемента соединен

9164440110

с объединенными вторыми входами пер-жимом работы, а выход первого формивого и второго элементов И и  вл етс  ровател  импульсов - четвертым выходом третьим выходом блока управлени  ре-блока управлени  режимом работы.