SU1636857A1 - Microcircuit substrate voltage former - Google Patents
Microcircuit substrate voltage former Download PDFInfo
- Publication number
- SU1636857A1 SU1636857A1 SU884360813A SU4360813A SU1636857A1 SU 1636857 A1 SU1636857 A1 SU 1636857A1 SU 884360813 A SU884360813 A SU 884360813A SU 4360813 A SU4360813 A SU 4360813A SU 1636857 A1 SU1636857 A1 SU 1636857A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- voltage
- inverter
- transistor
- output
- transistors
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Изобретение относитс к электронной технике и может быть использовано в интегральных схемах на МДП-транзисторах. Цель изобретени - повышение точности стабилизации формируемого напр жени на подложке микросхемы за счет снижени зависимости этого напр жени от напр жени питани , частоты задающего генератора, технологии изготовлени основных транзисторов . Поставленна цель достигаетс тем, что в известное устройство дл формировани напр жени на подложке микросхемы введены первый инвертор 6, выполненный на МДП-транзисторах 7 и 8, второй инвертор 9 (МДП-транзисторы 10 и 11), третий инвертор 12 (МДП-транзисторы 13 и 14) и коммутатор 15, что обеспечивает удержание напр жени на подложке микросхемы на некотором уровне, определенном состо нием транзистора 8. 1 илThe invention relates to electronic engineering and can be used in integrated circuits on MIS transistors. The purpose of the invention is to improve the accuracy of stabilization of the voltage being formed on the chip substrate by reducing the dependence of this voltage on the supply voltage, the frequency of the master oscillator, and the manufacturing technology of the main transistors. The goal is achieved by introducing the first inverter 6 on MIS transistors 7 and 8, the second inverter 9 (MOS transistors 10 and 11), the third inverter 12 (MOS transistors 13 and 14) and the switch 15, which ensures that the voltage on the chip substrate is kept at a certain level determined by the state of the transistor 8. 1 or
Description
Изобретение относится к электронной технике и может быть использовано в интегральных схемах на МДП-транзисторах.The invention relates to electronic equipment and can be used in integrated circuits on MOS transistors.
Цель изобретения - повышение точности стабилизации формируемого напряжения на подложке микросхемы за счет снижения зависимости этого напряжения от напряжения питания, частоты задающего генератора, технологии изготовления основных транзисторов.The purpose of the invention is to increase the accuracy of stabilization of the generated voltage on the chip substrate by reducing the dependence of this voltage on the supply voltage, the frequency of the master oscillator, the manufacturing technology of the main transistors.
На чертеже приведена функциональная схема устройства.The drawing shows a functional diagram of the device.
Устройство содержит задающий генератор 1, усилитель 2, конденсатор 3, первый 4 и второй 5 МДП-транзисторы, первый инвертор 6, выполненный на МДП-транзисторах 7 и 8 (транзистор 8 имеет повышенный в сравнении с отальными транзисторными устройствами коэффициент влияния напряжения подложки), второй инвертор 9 (МДПтранзисторы 10 и 11), третий инвертор 12 (МДП-транзисторы 13 и 14), коммутатор 15, общую шину 16, выходную шину 17 и шину 18 питания.The device comprises a master oscillator 1, an amplifier 2, a capacitor 3, a first 4 and a second 5 MOS transistors, a first inverter 6 made on MOS transistors 7 and 8 (the transistor 8 has a higher coefficient of influence of the substrate voltage compared to the output transistor devices), a second inverter 9 (MOS transistors 10 and 11), a third inverter 12 (MOS transistors 13 and 14), a switch 15, a common bus 16, an output bus 17 and a power bus 18.
Устройство работает следующим обра- 25 зом.The device operates as follows.
С выхода генератора 1 периодические сигналы поступают на вход усилителя 2, усиливаются и подаются на обкладки конденсатора 3. Пусть в исходном состоянии 30 напряжение подложки равно нулю, а геометрические размеры и пороговые напряжения МДП-транзисторов инверторов обеспечивают формирование напряжения высокого уровня на затворе транзистора 13 35 и низкого уровня на затворе транзистораFrom the output of the generator 1, periodic signals are fed to the input of the amplifier 2, amplified, and fed to the plates of the capacitor 3. Suppose that in the initial state 30 the substrate voltage is zero, and the geometric dimensions and threshold voltages of the MOS transistors of the inverters provide the formation of a high level voltage at the gate of the transistor 13 35 and low gate transistor
15. Это обеспечивает при появлении на выходе усилителя 2 напряжения высокого уровня заряд конденсатора 3, а при низком уровне - разряд конденсатора и увеличение 40 напряжения подложки.15. This provides, when a high level voltage appears at the output of the amplifier 2, the capacitor 3 charges, and at a low level, a capacitor discharge and an increase in substrate voltage 40.
По мере увеличения напряжения подложки напряжение на выходе первого инвертора 6 возрастает (за счет повышенного коэффициента влияния подложки транзи- 45 стора 8), не оказывая влияния на остальные элементы устройства, Это увеличение происходит до тех пор, пока напряжение на выходе первого инвертора 6 не достигнет уровня, достаточного для отпирания транзистора 11, что приводит к запиранию транзистора 13, прекращению зарядки 5 конденсатора 3, а следовательно, и последующему увеличению напряжения подложки (шина 17). Кроме того, запирание транзистора 13 приводит к повышению напряжения на затворе транзистора 15 и появлению воз10 можности некоторого уменьшения напряжения на подложке за счет протекания тока через транзистор 15. При уменьшении напряжения подложки напряжение на выходе первого 6 и третьего 12 инверторов пони15 жается, а на выходе второго инвертора 9 повышается, что обеспечивает протекание тока зарядки конденсатора 3 и запирание транзистора 15.As the substrate voltage increases, the voltage at the output of the first inverter 6 increases (due to the increased coefficient of influence of the substrate of transistor 8), without affecting the remaining elements of the device. This increase occurs until the voltage at the output of the first inverter 6 reaches a level sufficient to unlock the transistor 11, which leads to the locking of the transistor 13, the cessation of charging 5 of the capacitor 3, and consequently, the subsequent increase in the voltage of the substrate (bus 17). In addition, the locking of the transistor 13 leads to an increase in the voltage at the gate of the transistor 15 and the possibility of some decrease in the voltage on the substrate due to the flow of current through the transistor 15. When the voltage of the substrate decreases, the voltage at the output of the first 6 and third 12 inverters 15 decreases, and at the output the second inverter 9 is increased, which ensures the flow of the charging current of the capacitor 3 and the locking of the transistor 15.
Таким образом, напряжение на подлож20 ке микросхемы удерживается на некотором уровне, определяемом состоянием транзистора 8 (в пределах величины напряжения на шине 18, уменьшенного на величину порогового напряжения транзистора 4).Thus, the voltage on the substrate of the microcircuit is kept at a certain level determined by the state of the transistor 8 (within the limits of the voltage on the bus 18, reduced by the threshold voltage of the transistor 4).
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884360813A SU1636857A1 (en) | 1988-01-06 | 1988-01-06 | Microcircuit substrate voltage former |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884360813A SU1636857A1 (en) | 1988-01-06 | 1988-01-06 | Microcircuit substrate voltage former |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1636857A1 true SU1636857A1 (en) | 1991-03-23 |
Family
ID=21348559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884360813A SU1636857A1 (en) | 1988-01-06 | 1988-01-06 | Microcircuit substrate voltage former |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1636857A1 (en) |
-
1988
- 1988-01-06 SU SU884360813A patent/SU1636857A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР №1149311, кл. G 11 С 11/40, 1985. Электроника, 1977, № 16, с.36. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890005159B1 (en) | The generator of back-bias voltage | |
US5172013A (en) | Substrate bias generator for semiconductor devices | |
US5469099A (en) | Power-on reset signal generator and operating method thereof | |
US4670668A (en) | Substrate bias generator with power supply control means to sequence application of bias and power to prevent CMOS SCR latch-up | |
US4365172A (en) | High current static MOS driver circuit with low DC power dissipation | |
KR910001380B1 (en) | Power switching circuitry | |
KR890005227B1 (en) | Ping oscillator with delay element and potential pulling circuit | |
US6664834B2 (en) | Method for automatic duty cycle control using adaptive body bias control | |
US6724268B2 (en) | Variable delay circuit, and differential voltage-controlled ring oscillator using the same, and PLL using the oscillator | |
US4166225A (en) | Read amplifier for integrated-circuit storage device | |
KR880004579A (en) | CMOS integrated circuit device | |
US3987315A (en) | Amplifier circuit | |
US4468576A (en) | Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics | |
KR940003011A (en) | Voltage generation circuit without loss of threshold voltage of field effect transistor in output voltage | |
SU1636857A1 (en) | Microcircuit substrate voltage former | |
US4503339A (en) | Semiconductor integrated circuit device having a substrate voltage generating circuit | |
KR100255895B1 (en) | Semiconductor device | |
US4628215A (en) | Drive circuit for substrate pump | |
JPH0691457B2 (en) | Substrate bias generation circuit | |
KR850006902A (en) | Voltage level detection circuit | |
KR20000022571A (en) | Rc delay time stabilization circuit | |
US4529889A (en) | Sense amplifier latch voltage waveform generator circuit | |
KR900006192B1 (en) | Back bias voltage generator | |
US4489245A (en) | D.C. Voltage bias circuit in an integrated circuit | |
KR19980041577A (en) | Delay circuit |