SU1631738A1 - Synchronizer - Google Patents
Synchronizer Download PDFInfo
- Publication number
- SU1631738A1 SU1631738A1 SU884409925A SU4409925A SU1631738A1 SU 1631738 A1 SU1631738 A1 SU 1631738A1 SU 884409925 A SU884409925 A SU 884409925A SU 4409925 A SU4409925 A SU 4409925A SU 1631738 A1 SU1631738 A1 SU 1631738A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- clock
- unit
- counter
- Prior art date
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
Изобретение относитс к электросв зи и может использоватьс в фототелеграфных системах передачи сигналов газетных полос через искусственные спутники Земли. Цель изобрете- ни - расширение функциональных возможностей . Устр-во синхронизации содержит приемный регенератор 1, блок пам ти 2, тактовый г-р 3, блок выделени 4 фазирующих импульсов, блок угловой синхронизации 5, блок коррекции 6 частоты записи и блок выбора 7 режима фазировани . Функционирование устр-ва основано на использовании особенностей передаваемого сигнала, имеющего циклическую структуру . Каждый цикл - одна строка сканировани - состоит из 20480 тактовых интервалов. В начале каждого цикла передаетс фазирующий импульс состо щий из 648 бестоковых посылок, в течение которого сканирующие лучи передающего и приемного фототелеграфных аппаратов, работающих синхронно, возвращаютс в начало строки. Цель достигаетс путем обеспечени режима перезаписи плезиохронных сигналов газетных полос. Устр-во отличаетс выполнением блока пам ти 2, 1 з.п. ф-лы, 2 ил.The invention relates to telecommunications and can be used in phototelegraphic systems for transmitting signals from newspaper strips via artificial Earth satellites. The purpose of the invention is the expansion of functionality. The synchronization device contains a receiving regenerator 1, a memory block 2, a clock r-r 3, a block for selecting 4 phase pulses, a block for angular synchronization 5, a block for correcting 6 the recording frequency, and a block for selecting 7 of the phasing mode. The operation of the device is based on the use of features of the transmitted signal having a cyclic structure. Each cycle — one scan line — consists of 20,480 clock intervals. At the beginning of each cycle, a phasing pulse consisting of 648 currentless parcels is transmitted, during which the scanning beams of the transmitting and receiving phototelegraph apparatus operating synchronously return to the beginning of the line. The goal is achieved by providing a mode of rewriting the plesiochronous signals of newspaper strips. The apparatus is characterized by the execution of memory block 2, 1C. f-ly, 2 ill.
Description
Изобретение относитс к электросв зи и может использоватьс в фототелеграфных системах передечи сигналов газетных полос через искусственные спутники Земли.The invention relates to telecommunications and can be used in phototelegraphic systems for transmitting signals from newspaper strips via artificial Earth satellites.
Целью изобретени вл етс расширение функциональных возможностей путем обеспечени режима перезаписи плезиохронных сигналов газетных полос.The aim of the invention is to extend the functionality by providing a mode of rewriting the plesiochronous signals of newspaper strips.
На фиг,1 представлена структурна электрическа схема устройства синхронизации; на фиг.2 - вариант реализации блока пам ти с блоком коррекции .Fig. 1 is a block diagram of the synchronization device; Fig. 2 shows an embodiment of a memory unit with a correction unit.
Устройство синхронизации содержит приемный регенератор 1, блок пам ти 2, тактовый генератор 3, блок выделени 4 фазирующих импульсов (ФИ), блок цикловой синхронизации 5, блок коррекции 6 частоты записи и блок выбора 7 режима фазировани , в состав которого вход т ждущий мультивибра- ; тор 8,дифференцирующий блок 7 ключи 10 и 11 и селектор 12 сигнала заполнени , а в состав блока пам ти 2 The synchronization device contains a receiving regenerator 1, a memory block 2, a clock generator 3, a block for selecting 4 phase pulses (PI), a frame synchronization block 5, a recording frequency correction block 6, and a phase mode selection block 7, which includes a waiting multivibra ; the torus 8, the differentiating unit 7, the keys 10 and 11, and the selector 12 of the filling signal, and the composition of the memory unit 2
СО 00CO 00
д т первый, второй и выходной регистры 13-15, счетчик записи 16, блок оперативной пам ти (БОН) 77, запоминающий блок 18, первый и второй ком- мутаторы 19 и 20, дешифратор 21, счетчик 22 и счетчик считывани 23.The first, second, and output registers 13–15, the write counter 16, the RAM block 77, the storage unit 18, the first and second switches 19 and 20, the decoder 21, the counter 22, and the read counter 23.
Функционирование устройства основано на использовании особенностей передаваемого сигнала, имеющего цик- лическую структуру. Каждый цикл - од- на строка сканировани - состоит из 20480 тактовых интервалов. В начале каждого цикла передаетс фазирующий импульс, состо щий из 648 бестоковых посылок, в течение которого сканирующие лучи передающего и приемного фототелеграфных аппаратов, работающих синхронно, возвращаютс в начало строки.The operation of the device is based on the use of features of the transmitted signal having a cyclic structure. Each cycle — one scan line — consists of 20,480 clock intervals. At the beginning of each cycle, a phasing pulse consisting of 648 currentless parcels is transmitted, during which the scanning beams of the transmitting and receiving photo-telegraphic devices operating synchronously return to the beginning of the line.
В начале работы передаетс последовательность фазирующих импульсов, на фоне сплошных токовых посыпок - режим Пауза. После заправки оригинала газетной полосы в передающий аппарат и подтверждени готовности к работе из цеха приема газет (по отдельному служебному каналу) передаетс сигнал Пуск, при котором включаютс передающий и приемный фо- тотелеграфные аппараты. В течение восьми циклов при этой команде фазирующие импульсы заполн ютс тактовой последовательностью 1024 (или 512) кГц - сигнал заполнени .At the beginning of work, a sequence of phasing pulses is transmitted, against the background of continuous current dressings - the Pause mode. After filling the original newspaper strip into the transmitting apparatus and confirming readiness for work, a Starting signal is transmitted from the newspaper receiving workshop (through a separate service channel), which activates transmitting and receiving phototelegraph devices. For eight cycles with this command, the phasing pulses are filled with a clock sequence of 1024 (or 512) kHz — a fill signal.
Но окончании сигнала Пуск промежутки между фазирующими импульсами (уже без заполнени ) занимаютс передаваемой информацией, получаемой в результате сканировани оригинала газетной полосы. Длительность передачи одной газетной полосы составл ет около трех минут, после чего снова следует режим Пауза, продолжающийс обычно не менее минуты, необходимый дл перезаправки оригинала газетной полосы на передаче и фотопленки на приемной стороне.But at the end of the Start signal, the intervals between the phasing pulses (already without filling) are occupied by the transmitted information obtained as a result of scanning the original newspaper strip. The transmission time of one newspaper page is about three minutes, followed by the Pause mode, which usually lasts at least one minute to refill the original newspaper page on the program and film on the receiving side.
Передача следующей полосы произво- дитс в уже описанной последовательности .The next band is transmitted in the sequence already described.
Суть принципа работы предложенного устройства состоит в том, что в режиме Пауза блок пам ти 2 периодически фазируетс под принимаемый сигнал, а во врем передачи полосы - с момента команды Пуск фазировка отключаетс .The essence of the principle of operation of the proposed device is that in the Pause mode, the memory block 2 is periodically phased under the received signal, and during band transmission from the moment of the Start command, the phasing is turned off.
Принимаемый из наземного канала св зи сигнал через линейный вход устройства поступает на вход приемного регенератора 1, который преобразует линейный квазитроичный сигнал в унипол рный сигнал с одновременным выделением тактового сигнала. Эти сигналы поступают на сигнальный и на первый тактовый входы блока пам ти 2 и посылки сигнала записываютс в запоминающие чейки этого блока. Считывание информации из запоминающих чеек блока пам ти 2 производитс тактовым сигналом, поступающим на второй тактовый вход блока пам ти 2 от тактового генератора 3. Считанный сигнал с выхода блока пам ти 2 поступает на выход устройства и затем излучаетс к получателю.The signal received from the terrestrial channel through the line input of the device enters the input of the receiving regenerator 1, which converts the linear quasi-turn signal into a unipolar signal with simultaneous extraction of a clock signal. These signals are sent to the signal and to the first clock inputs of memory 2 and the signal sendings are recorded in the storage cells of this block. Information is read from memory cells of memory 2 by a clock signal received at the second clock input of memory 2 from clock 3. The read signal from memory 2 is fed to the output of the device and then radiated to the receiver.
Блок выделени 4 фазирующих импульсов вырабатывает на своем выходе отклик вс кий раз, как в принимаемом из наземного канала св зи сигнале по вл етс комбинаци , соответствующа фазирующему импульсу.The selection unit of 4 phasing pulses produces at its output a response every time a combination appears in the signal received from the terrestrial channel, corresponding to the phasing pulse.
Блок цикловой синхронизации 5 выдел ет периодически следующий фазирующий импульс и устанавливает цикло- вый синхронизм. В режиме циклового синхронизма на выходе блока циклввой синхронизации 5 вырабатываетс местна последовательность фазирующих импульсов , совпадающа по форме и времени с принимаемой из наземного канала св зи, но не подверженна действию помех. Под действием местной последовательности фазирующих импульсов на второй вход селектора 12 сигнала заполнени через Ключ 11 проходит сигнал , принимаемый только в течение фазирующих импульсов.The frame alignment unit 5 selects periodically the next phasing pulse and establishes cyclic synchronism. In the frame synchronization mode, the output of the cyclic synchronization block 5 generates a local sequence of phasing pulses, which coincide in form and time with that received from the terrestrial communication channel, but not subject to interference. Under the action of a local sequence of phasing pulses, a signal is received through the Key 11 through the second input of the selector 12 of the fill signal 12, which is received only during the phasing pulses.
При отсутствии сигнала заполнени на выходе селектора 12 сигнала заполнени вырабатываетс посто нный логический уровень, при котором ждущий мультивибратор 8 заторможен и на выход ключа 10 проходит местна последовательность фазирующих импульсов, из задних фронтов которой дифференцирующий блок 9 вырабатывает узкие управл ющие импульсы, фазирующие блок пам ти 2 один раз за каждый цикл.In the absence of a fill signal at the output of the fill signal selector 12, a constant logic level is produced, at which the waiting multivibrator 8 is braked and a local sequence of phase pulses passes through the output of the key 10, from the rising edges of which the differentiating unit 9 produces narrow control pulses that phase the memory block 2 once per cycle.
Прием сигнала Пуск селектором 12 сигнала заполнени вызывает срабатывание ждущего мультивибратора 8, сигнал с выхода которого на врем передачи полосы запирает ключ 10Reception of the signal The start of the filling signal selector 12 triggers the waiting multivibrator 8, the signal from the output of which locks the key 10 for the transmission time of the band
и фазировка блока пам ти 2 в течение этого времени не производитс .and the phasing of memory unit 2 is not performed during this time.
Ввиду кратности числа запоминающих чеек и длительности цикла передачи P 20480 20N (или 40N) максимально возможные однократные удлинени или укорочени цикла сигнала на выходе блока пам ти 2 не превышают одного тактового интервала. Периодичность изменени длительности цикл зависит от действующего расхождени частот и при его значении (Гб составл ет один раз за 50 циклов (строк).Due to the multiplicity of the number of memory cells and the duration of the transmission cycle P 20480 20N (or 40N), the maximum possible one-time extensions or shortenings of the signal cycle at the output of memory 2 do not exceed one clock interval. The frequency of changing the duration of the cycle depends on the current frequency divergence and, if its value is (GB is once per 50 cycles (lines)).
Такие искажени , действующие лишь в режиме Пауза, не вызывают пере- фазировок приемного фототелеграфного аппарата и не отражаютс на качестве передаваемых сигналов, поскольку во врем передачи газетной полосы пере- фазировки блока пам ти 2 не производ тс и удлинений (укорочений) цикла не происходит.Such distortions, operating only in the Pause mode, do not cause phasing of the receiving phototelegraph apparatus and are not reflected in the quality of the transmitted signals, since during the transmission of the newspaper strip, the phaseouting of the memory unit 2 does not occur and the cycle shortenings do not occur.
Блок эластичной пам ти 2 относительно большой емкости (1024 бит), необходимый в данном устройстве, может быть выполнен на оперативных запоминающих схемах с раздельной адресацией записи и считывани . Однако такие схемы имеют сравнительно небольшое число запоминающих чеек. Так микросхема типа 564-ИР11 позвол ет запоминать 8 четырехразр дных слоев (32 бита). Дл получени требуемого объема запоминающего блока необходимо 32 такие микросхемы.A block of elastic memory 2 of relatively large capacity (1024 bits) required in this device can be performed on random-access memory circuits with separate write and read addresses. However, such schemes have a relatively small number of storage cells. Thus, a 564-IR11 type of chip allows storing 8 four-bit layers (32 bits). To obtain the required volume of the storage unit, 32 such chips are necessary.
Блок пам ти 2 работает следующим образом.The memory unit 2 operates as follows.
Принимаемый из наземного канала св зи сигнал и сопровождающа его тактова последовательность подаютс на соответствующие входы первого регистра 13, в котором этот сигнал преобразуетс в параллельную форму (4- разр дные слова) дл последующей записи в оперативный запоминающий блок 17 относительно небольшой емкости. Адресные сигналы записи вырабатываютс счетчиком 16. iThe signal received from the terrestrial channel and the accompanying clock sequence are fed to the corresponding inputs of the first register 13, in which this signal is converted into a parallel form (4-bit words) for later recording into a relatively small capacity operational memory 17. Recording address signals are generated by a counter 16. i
Тактова последовательность от тактового генератора 3, поступающа через второй тактовый вход, подаетс на вход счетчика 23.The clock sequence from the clock generator 3, coming through the second clock input, is fed to the input of the counter 23.
Выходные сигналы разр дов с третьего по дес тый счетчики 23 вл ютс адресными сигналами считывани из запоминающего блока 18. Эти сигналы поступают на первые входы первогоThe output signals of bits from the third to the tenth counters 23 are address read signals from the storage unit 18. These signals are sent to the first inputs of the first
19, перекоммутатора 19. Выходной сигнал второго разр да счетчика 23 управл ет работой первого коммутатора кпючением режима работы запись - считывание запоминающего блока 18 и запускает счетчик 22.19, the switch 19. The output signal of the second bit of the counter 23 controls the operation of the first switch by operating mode write-read the storage unit 18 and starts the counter 22.
Выходные сигналы всех его разр дов вл ютс адресными сигналами записи информации в запоминающий блок 18 и поступают на соответствующие вторые входы первого коммутатора 19. Непосредственна запись и считывание информации в запоминающем блоке 18The output signals of all its bits are address information recording signals in the storage unit 18 and are fed to the corresponding second inputs of the first switch 19. The direct recording and reading of information in the storage unit 18
5five
00
5five
00
00
5five
осуществл етс выходным сигналом первого разр да первого счетчика 12. Адресными сигналами считывани из оперативного запоминающего блока 17 вл ютс выходные сигналы первых трех разр дов счетчика 22.performed by the output of the first bit of the first counter 12. The address read signals from the operational storage unit 17 are the output signals of the first three bits of the counter 22.
Ввиду плезиохронности тактовых частот , поступающих через первый и второй тактовые входы блока пам ти 2% необходимо производить коррекцию частоты записи. С этой целью в блоке коррекции 6 определ етс знак расхождени равных по номиналу частот, полученных в счетчиках 22 и 16.Due to the plesiochronous clock frequencies coming through the first and second clock inputs of the 2% memory block, the recording frequency must be corrected. For this purpose, in the correction block 6, the sign of the divergence of equal frequencies of the frequencies received in the counters 22 and 16 is determined.
В зависимости от полученного результата однократно за цикл делени счетчика 22 производитс изменение его коэффициента делени на i1. Одновременно одно информационное елово считываемое с посто нным адресом изDepending on the result obtained, once during the division cycle of the counter 22, its division factor is changed by i1. At the same time, one informational spruce read with a permanent address from
5 оперативного запоминающего блока 17 переписываетс во второй регистр 14 фронтом сигнала с выхода последнего (восьмого) разр да счетчика 29. При этом потерь информации при коррекции5, the operational storage unit 17 is copied to the second register by the front of the signal from the output of the last (eighth) bit of counter 29. At the same time, the information loss during correction
0 коэффициента делени счетчика 22 не происходит. Действительно, при увеличении коэффициента делени одно и то же слово с одним и тем же адресом записываетс в запоминающий блок 18.0, the division factor of counter 22 does not occur. Indeed, with an increase in the division ratio, the same word with the same address is recorded in the storage unit 18.
5 При уменьшении коэффициента делени слово, не записанное в запоминающем блоке 18, хранитс во втором регистре 14 и дешифратор 21, управл ющий вторым коммутатором 20, проключает это слово на выход коммутатора 20. Управл ющий сигнал дл работы коммутатора 20 формируетс один раз за цикл делени счетчика 23 и соответствует выбранному посто нному адресу. Суммарный сигнал с выхода второго коммутатора 20 из параллельной формы (4-разр дных слов) преобразуетс в последовательную форму выходным регистром 15 с помощью вспомогательного5 When reducing the division ratio, the word not recorded in the storage unit 18 is stored in the second register 14 and the decoder 21 controlling the second switch 20 connects this word to the output of switch 20. The control signal for the operation of switch 20 is generated once per division cycle counter 23 and corresponds to the selected fixed address. The sum signal from the output of the second switch 20 from the parallel form (4-bit words) is serialized by the output register 15 using an auxiliary
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884409925A SU1631738A1 (en) | 1988-04-15 | 1988-04-15 | Synchronizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884409925A SU1631738A1 (en) | 1988-04-15 | 1988-04-15 | Synchronizer |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1631738A1 true SU1631738A1 (en) | 1991-02-28 |
Family
ID=21368611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884409925A SU1631738A1 (en) | 1988-04-15 | 1988-04-15 | Synchronizer |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1631738A1 (en) |
-
1988
- 1988-04-15 SU SU884409925A patent/SU1631738A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1053314, кл. Н 04 L 7/04, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4056851A (en) | Elastic buffer for serial data | |
KR0138749B1 (en) | Method of deinterleave and apparatus thereof | |
US4825306A (en) | Video translation system for translating a binary coded data signal into a video signal and vice-versa | |
US4755971A (en) | Buffer memory for an input line of a digital interface | |
US4899339A (en) | Digital multiplexer | |
US4135060A (en) | Circuit arrangement for a time division multiplex communication system for the channel by channel combination at the receiving end of information transmitted in the form of multiframes | |
GB960511A (en) | Improvements to pulse transmission system | |
SU1631738A1 (en) | Synchronizer | |
US4134320A (en) | Key assigner for use in electronic musical instrument | |
CA1141495A (en) | Elastic buffer memory for a demultiplexer of synchronous type particularly for use in time-division transmission systems | |
JP2874375B2 (en) | Double buffer elastic store | |
JPS5926153B2 (en) | Facsimile reception method | |
US4833674A (en) | Arrangement for processing received data in TDMA communications system and method therefor a TDMA communications system and method for retrieving received data in a preset order | |
CA2021348C (en) | Elastic store memory circuit | |
US4636877A (en) | Apparatus for reproducing multiple track digital signals and including timing control of read/write operations | |
US3505478A (en) | Clock frequency converter for time division multiplexed pulse communication system | |
JPH04212538A (en) | Digital radio transmission system | |
US3337850A (en) | Digital phase transition detector | |
JPS603251B2 (en) | Synchronization method | |
SU938369A1 (en) | Pulse generator | |
KR0127133B1 (en) | Retimed memory switching circuit for digital radar | |
JPS6123436A (en) | Data transmitter and receiver | |
JPH0226135A (en) | Mobile radio equipment | |
SU1570012A1 (en) | Device for time multiplexing of asynchronous channels | |
SU1575220A1 (en) | Device for reception of telecontrol commands |