SU1629971A1

SU1629971A1 - Устройство дл получени суммы и разности частот двух импульсных последовательностей

Info

Publication number: SU1629971A1
Application number: SU884470095A
Authority: SU
Inventors: Исаак Яковлевич Тарнорудер; Ольга Васильевна Кузьмина
Original assignee: Предприятие П/Я Г-4149
Priority date: 1988-08-08
Filing date: 1988-08-08
Publication date: 1991-02-23

Abstract

Изобретение относитс к импульсной технике и может быть применено в синтезаторах частоты. Цель изобретени - улучшение спектра выходного . сигнала. Дл достижени цели в устройство , содержащее формирователь 1 импульсов и D-триггеры 2 и 3, введены делитель 4 частоты на два к сумматор по модулю два. Выходные сигналы суммарной и разностной частот синхронизированы удвоенной частотой импульсов на первой входной шине 6. Благодар этому в спектрах выходных сигналов снижен уровень четных гармоник. 2 ил.

Description

СУ

ьэ

CD

ф

4

Изобретение относитс к радиотехнике и может быть использовано в цифровых синтезаторах частот.

Цель изобретени - улучшение спект ра выходного сигнала.

На фиг,1 изображена структурна Схема устройства; на фиг.2 - временные диаграммы работы, устройства.

Устройство дл получени суммы и разности частот двух импульсных последовательностей содержит формирователь 1 импульсов, первый 2 и второй 3 D-триггеры, делитель 4 частоты на два, -сумматор 5 по модулю два, пер- вую 6 и вторую 7 входные шины, шину 8 разности частот, пату 9 суммы частот ,

В устройстве дл получени суммы и разности частот двух импульсных по следовательностей вход формировател 1 соединен с первой входной шиной 6, а выход формировател 1 соединен С-входами первого 2 к второго 3 D- триггеров и входом делител 4, выход которого соединен с первым входом сумматора 5, второй вход которого соединен с выходом первого D-тригге- ра 2 f D-вход которого соединен с второй входной шиной 7, выход сумма- тора 5 соединен с D-входом второго D-триггер а З и с шиной 9, выход второго D-триггера 3 соединен с шиной 8,

Устройство работает следующим образом.

Входна импульсна последовательность с посто нной частотой F1 (фигв2а) поступает на формирователь 1, На выходе формировател J, формирующего по фронтам и срезам импульсы длительностью в четверть периода частоты F1, получаетс равномерна последовательность импульсов с час- тотой 2F1 (фигв2б), котора поступает на вход делител 4 и на счетный вход первого В триггера 2, на D-вход которого поступает импульсна последова- .тельность с частотой F2 (фиг.2в). После делител 4 импульсна последовательность с частотой F1, фаза которой прив зана к спаду сигнала 2FJ (фиг.2д), поступает на первый вход сумматора 5, на второй вход которого

о

5

Q $ g

поступает импульсна последовательность с частотой F2 с выхода первого D-триггера 2 (фиг,2г), фаза которой прив зана к фронту сигнала 2F1. В св зи с тем, что фронты сигналов на первом и втором входах сумматора 5 не совпадают, на выходе сумматора 5 получаетс импульсна последовательность с,частотой F4+F2 (фиг.2е). Импульсна последовательность с частотой Fl +F2 с выхода сумматора 5 поступает на D-вход второго D-триггера З, на счетный вход которого поступает последовательность импульсов с частотой 2F1. В св зи с тем, что срабатывание D-триггера З происходит только по фронту сигнала 2F1 и он не реагирует на изменени сигнала на D-входе в другое врем , на выходе второго D-триггера З получаетс импульсна последовательность с частотой F1-F2 (фиг.2ж)о

Устройство устойчиво работает при частотах F2 Ј F1, Синхронизаци всех процессов, происход щих в схеме, производитс равномерно распределенными импульсами с частотой 2F1, что существенно уменьшает уровень четных гармоник в выходных колебани х устройства . .

Claims

Формула изобретени

Устройство дл получени суммы и разности частот двух импульсных последовательностей , содержащее формирователь импульсов, вход которого соединен с первой входной шиной, а выход - с С-входом первого D-триггера, и второй D-триггер, отличающее- с тем, что, с целью улучшени спектра выходного сигнала, него введены последовательно соединенные делитель частоты на два и сумматор по модулю два, выход которого соединен с шиной суммы частот и D-входом второго D-триггера, выход которого соединен с шиной разности частот, а С-в-ход - с выходом формировател импульсов и входом делител частоты на два, причем D-вход первого D-триггера соединен с второй входной шиной, а выход - с вторым входом сумматора по модулю два.

а

б 8 г

L

ГЦ-Ln nj-LTl nJ-

Фиг. 2