Claims (1)
Формула изобретенияClaim
Формирователь сигналов АТС, содержащий последовательно соединенные генератор импульсов, блок приема информации, первый коммутатор и блок оперативной памяти, тактовый вход которого соединен с выходом генератора импульсов, последовательно соединенные блок выдачи информации, второй коммутатор, первый выход которого подключен к вторым входам блока приема информации и первого коммутатора, и блок задержки сигналов, первый и второй выходы которого подключены соответственно к первому и второму входам блока выдачи информации, регистр и блок сравнения, первый вход которого объеди- 20 нен с вторыми входами второго коммутатора и блока задержки сигналов, входом инвертора, третьим входом первого компаратора и подключен к выходу генератора импульсов, а третий вход блока выдачи ин- 25 формации подключен к второму выходу блока приема информации, третий, четвертый и пятый входы которого являются соответственно первым, вторым и третьим входами устройства, четвертым, пятым и шестым 30 входами которого являются соответственно третий вход блока задержки сигналов, четвертые входы первого коммутатора и блока задержки сигналов, пятый вход которого подключен к второму выходу первого коммутатора, а третий выход блока приема информации, выход инвертора, подключенный к второму входу блока оперативный па5 мяти, второй и третий выходы блока выдачи информации являются соответственно первым, вторым, третьим и четвертым выходами устройства, отличающийся тем, что, с целью расширения функциональных 10 возможностей путем формирования сигналов Перебой в течение времени ожидания ответа от вызываемого абонента, введен таймер, первый вход которого соединен с выходом генератора импульсов, причем вы15 ход блока оперативной памяти соединен с вторым входом блока сравнения, первый, второй и третий выходы которого подключены соответственно к второму входу второго коммутатора, четвертому и пятому входам блока выдачи информации, а третьи входы блока оперативной памяти соединены с выходами регистра, тактовый вход которого объединен с третьим входом блока сравнения и четвертым входом блока задержки сигналов, пятый вход которого объединен с вторым входом таймера и четвертым входом блока сравнения, пятый вход которого подключен к четвертому «мходу блока приема информации и объединен о третьим входом таймера, выход которого соединен с шестым входом блока сравнения, седьмые входы которого объединены с информационными входами регистра и подключены к пятым входам блока приема информации.ATS signal generator containing a series-connected pulse generator, an information receiving unit, a first switch and a random access memory unit, the clock input of which is connected to an output of a pulse generator, a series of information output unit, a second switch, the first output of which is connected to the second inputs of the information receiving unit and the first switch, and a signal delay unit, the first and second outputs of which are connected respectively to the first and second inputs of the information output unit, the register and the unit an equation, the first input of which is combined with the second inputs of the second switch and signal delay unit, the inverter input, the third input of the first comparator and connected to the output of the pulse generator, and the third input of the information output unit 25 is connected to the second output of the information receiving unit, the third, fourth and fifth inputs of which are, respectively, the first, second and third inputs of the device, the fourth, fifth and sixth 30 inputs of which are respectively the third input of the signal delay unit, the fourth inputs of the first a mutator and a signal delay unit, the fifth input of which is connected to the second output of the first switch, and the third output of the information receiving unit, the inverter output connected to the second input of the operative memory unit, the second and third outputs of the information output unit are the first, second, third, and the fourth outputs of the device, characterized in that, in order to expand the functional 10 capabilities by generating signals Interruption during the waiting time for a response from the called subscriber, a timer is entered, the first input to the latter is connected to the output of the pulse generator, and the output of the RAM block is connected to the second input of the comparison unit, the first, second and third outputs of which are connected respectively to the second input of the second switch, the fourth and fifth inputs of the information output unit, and the third inputs of the RAM block are connected with the outputs of the register, the clock input of which is combined with the third input of the comparison unit and the fourth input of the signal delay unit, the fifth input of which is combined with the second input of the timer and the fourth input Comparison unit, the fifth input of which is connected to the fourth “input of the information receiving unit and is connected to the third timer input, the output of which is connected to the sixth input of the comparison unit, the seventh inputs of which are combined with the register information inputs and connected to the fifth inputs of the information receiving unit.
Фиг.ЗFig.Z
Фиг.ЧFig. H
Ч 3 5Ch 3 5
Фиг. 6FIG. 6