SU1626320A1 - Частотный модул тор - Google Patents

Abstract

Изобретение относитс  к радиотехнике. Цель изобретени  - повышение стабильности фазовой девиации. Частотный модул тор содержит делитель 1 частоты с фиксированным коэффициентом делени  (ДФКД), счетчик 2, регистр 3 пам ти, делитель 4 частоты с переменным коэффициентом делени  (ДПКД), реверсивный счетчик 5, сумматор 6 кодов, блок 7 посто нной пам ти (БПП), цифроаналоговый преобразователь (ЦАП) 8, фильтр 9 нижних частот, накапливающий сумматор (НС) 10, формирователь 11 импульсов, элемент 12 задержки , триггер 13 Частотный канал содержит НС 10, сумматор 6, БПП 7. ЦАП 8, фильтр 9. В канале модул ции опорна  частота делитс  в ДФКД 1 и поступает на счетчик 2 и по сигналу с эпемента 12 задержки переписываетс  в регистр 3, код с выхода которого служит кодом коэффициента делени  ДПКД 4. Выходные импульсы ДПКД 4 поступают на реверсивный счетчик 5. При переменном значении сигнала на входе D-триггера 13 направление счета реверсивного сметчика 5 измен етс  и набег фазы выходного сигнала мен ет знак. 1 ил. Ј

Description

сь to о со

hO

о

Изобретение относитс  к радиотехнике и может быть использовано в системах св зи и в измерительных генераторах.

Целью изобретени   вл етс  повышение стабильности фазовой девиации,

На чертеже представлена структурна  электрическа  схема частотного модул тора .

Частотный модул тор содержит делитель 1 частоты с фиксированным коэффици- ентом делени  (ДФКД) , счетчик 2, регистр 3 пам ти, делитель 4 частоты с переменным коэффициентом делени  (ДПКД). реверсивный счетчик 5, сумматор 6 кодов, блок 7 посто нной пам ти (6ПП), цифроаналого- вый преобразователь (ЦАП)8 фильтр9 нижних частот, накапливающий сумматор (НС) 10, формирователь 11 импульсов элемент 12 задержки и D-триггер 13.

Частотный модул тор работает следующим образом.

НС 10 накапливает код частоты F с темпом опорной частоты frj. На выходе НС 10 формируетс  пилообразный код фазы, который через сумматор 6 поступает на адресные входы БПГ1 7. В БПП 7 по каждому адресу записаны значени  синусоиды и, таким образом, БПП 7  вл етс  преобразователем кода фазы в код амплитуды синусоидального колебани , который через ЦАП 8 преобразуетс  в ступенчатый аналоговый синусоидальный сигнал, который сглаживаетс  от ступенек длительностью в период опорной частоты фильтром 9. Поскольку пилообразный код фазы нарастает со скоростью F дв. единиц за период опорной частоты fo, а в БПП 7 записано Q отсчетов синусоиды на один период, то на выходе

ЦАП 8 формируетс  сигнал с частотой F

при посто нном значении кода на втором входе сумматора 6. Этот вход можно назвать фазовым, поскольку код Ф на его входе сдвигает фазу выходного сигнала на 2 Ф/0 радиан. Младший разр д этого ко-

2л да соответствует сдвигу фазы на --- радиан

и это значение определ ет инструментальную точность сдвига фазы. Рассмотренные элементы устройства образуют канал несу- щей.

Рассмотрим канал модул ции. Сигнал опорной частоты поступает на ДФКД 1, где делитс  по частоте на Q/4, где Q - емкость БПП 7. Полученный сигнал с частотой 4 fo/Q поступает на счетчик 2, который считает периоды этой частоты за врем  1 /FT. Сигнал FT с шины тактовой частоты поступает на формирователь 11, на выходе которого образу

0

5

0

5

5

0

5

0

5

0

етс  короткий импульс, разрешающий запись содержимого счетчика в регистр 3. Этот же импульс через элемент 12 задержки сбрасывает счетчик 2 в нуль. Задержка необходима , чтобы запись в регистр 3 произошла до сбрасывани  счетчика, и по величине должна быть меньше периода выходного сигнала ДФКД 1. Таким образом, счетчик 2 к моменту сброса накапливает число М 4fo/FTQ, Это число поступает на кодовый вход ДПКД 4 в качестве коэффициента делени  и на выходе ДПКД 4 формируютс  имульсы с частотой Р(р fQ/M - FTQ/4. Эти импульсы поступают на реверсивный счетчик 5, направление счета в котором определ етс  сигналом с выхода D-триггера 13, где сигналы данных прив зываютс  к фронтам сигнала тактовой частоты FT. Если этот сигнал имеет, например, высокий уровень , то за врем , равное длительности символа 1/FT . содержимое счетчика 2 линейно увеличиваетс  на - Q/4. Изменение кода на Q/4 соответствует изменению фазы выходного сигнала на л/2 . поскольку значение кода 0 соответствует набегу фазы In. Если емкость реверсивного счетчика 5 также равна Q, то переполнение его, которое может иметь место при длительном (более четырех тактов) посто нном уровне на кодовом входе частотного модул тора, не оказывает вли ни  на фазу выходного сигнала канала несущей, гак как код адреса БПП 7 при этом измен етс  на Q и, соответственно , фаза сигнала на выходе ЦАП 8 - на Чтг, что дл  синусоидального сигнала эквивалентно отсутствию сдвига фазы.

При переменном значении сигнала на шине данных направление счета в реверсивном счетчике 5 будет измен тьс  и набег фазы выходного сигнала будет мен ть знак, но будет оставатьс  равным +  /2 и-.т/2 за каждый период тактовой частоты. При изменении тактовой частоты будет измен тьс  содержимое регистра 3 и частота Fry на выходе ДПКД 4, причем таким образом что код Ф на выходе реверсивного счетчика 5 за период тактовой частоты будет измен тьс точно на Q/4

Точность равенства ± л/2 набега фазы за период тактовой частоты определ етс  емкостью БПП 7 и, соответственно, равной ей емкостью реверсивного счетчика 5. Например , при Q 2048 дискретность фазы составл ет 2  /О 0.175° , что более, чем достаточно дл  большинства применений.

Таким образом, частотный модул тор обеспечивает высокую точность поддержани  величины девиации фазы, равной ± /2 , за период тактовой частоты при переменном значении этого периода, чем обеспечиваетс  потенциально возможное подавление боковых лепестков при модул ции несущей методом MSK (40 дБ).

Частотный модул тор обеспечивает также независимое изменение несущей частоты и скорости передачи информации при сохранении качества модул ции. Обеспечиваемое при этом подавление побочного спектра позвол ет более эффективно ис- пользовать полосу частот при многоканальной передаче с частотным уплотнением. Кроме того, поскольку точность поддержани  девиации фазы очень высока, то выходна  частота частотного модул тора может быть повышена умножением частоты после фильтра 9, а чтобы результирующий набег фазы оставалс  равным ±л/2 , достаточно уменьшить коэффициент делени  ДФКД 1 в коэффициент умножени  раз

Claims (1)

1. Формула изобретени  Частотный модул тор, содержащий регистр пам ти и последовательно соединенные накапливающий сумматор, сумматор кодов, блок посто нной пам ти, цифроана- лотовый преобразователь и фильтр нижних частот, при этом тактовый и кодовый входы накапливающего сумматора  вл ютс  соответственно входом опорной частоты и кодовым входом частотного модул тора, отличающийс  тем, что, с целью повышени  стабильности фазовой девиации, введены последовательно соединенные делитель с фиксированным коэффициентом делени  и счетчик, последовательно соединенные делитель частоты с переменным коэффициентом делени  и реверсивный счетчик, D-триггер и последовательно соединенные формирователь импульсов и элемент задержки , выход которого подключен к входу сброса счетчика, выход формировател  импульсов соединен с тактовым входом регистра пам ти, выход D-триггера подключен к входу реверса реверсивного счетчика, кодовый выход которого соединен с вторым входом сумматора кодов, тактовый вход D-триггера объединен с входом формировател  импульсов и  вл етс  тактовым входом частотного модул тора, тактовый вход делител  частоты с фиксированным коэффициентом делени  объединен с тактовым входом делител  частоты с переменным коэффициентом делени  и подключен к тактовому входу накапливающего сумматора, вход и выход регистра пам ти соединены соответственно с выходом счетчика и с кодовым входом делител  частоты с переменным коэффициентом делени