SU1619248A1 - Device for for comparing numbers in residual class system - Google Patents
Device for for comparing numbers in residual class system Download PDFInfo
- Publication number
- SU1619248A1 SU1619248A1 SU884663550A SU4663550A SU1619248A1 SU 1619248 A1 SU1619248 A1 SU 1619248A1 SU 884663550 A SU884663550 A SU 884663550A SU 4663550 A SU4663550 A SU 4663550A SU 1619248 A1 SU1619248 A1 SU 1619248A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- comparison
- numbers
- comparison unit
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике. Цель изобретени - упрощение устройства. Устройство содержит вычитатели 1,2, преобразователи кода 3,4, сумматор 5, блоки сравнени 6-8, блок формировани константы (БФК) 9, шифратор 10, элементы ИЛИ-НЕ 11,12, входы 13 - 16 чисел А и В, тактовый вход 17, выходы 18 - 20. Основани Р, и Р2 СОК выбираютс из р да , , где ,2..., БФК 9 формирует константу С(Р| +Р)/2. Числа А и В представлены в СОК остатками 0(t, ,, |3г по основани м PJ и Р 1 ил. LO o-i---This invention relates to automation and computing. The purpose of the invention is to simplify the device. The device contains subtractors 1,2, code converters 3,4, adder 5, comparison blocks 6-8, block forming constants (BFC) 9, encoder 10, elements OR NOT 11.12, inputs 13 - 16 numbers A and B, clock input 17, outputs 18-20. The bases P, and P2 SOC are selected from the row, where, 2 ..., BFK 9 forms the constant C (P | + P) / 2. Numbers A and B are represented in SOC by the residues 0 (t, ,, | 3d for the bases PJ and P 1 ill. LO o-i ---
Description
aa
dd
J9J9
0505
33
toto
ЈьЈ
0000
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах допускового контрол объектов и ЭВМ, работающих в системе остаточных классов (СОК)«The invention relates to automation and computing and can be used in systems for tolerance control of objects and computers operating in the system of residual classes (JUICE).
Цель изобретени - упрощение устройства .The purpose of the invention is to simplify the device.
На чертеже представлена схема устройства .The drawing shows a diagram of the device.
Устройство содержит вычитатели 1 и 2, преобразователи 3 и 4 кода, сумматор 5, блоки 6-8 сравнени , блок 9 формировани константы, шифратор 10S элементы ИЛИ-НЕ 11 и 12, входы 13-16 остатков чисел А и В по основани м Р, и Р , тактовый вход 17, выходы 18 - 20.The device contains subtractors 1 and 2, converters 3 and 4 codes, adder 5, blocks 6-8 comparisons, block 9 forming constants, 10S encoder elements OR-NOT 11 and 12, inputs 13-16 residues of numbers A and B on bases P , and P, clock input 17, outputs 18-20.
Основани Р и Р СОК выбираютс из р да P,6N-1, , где , 2... Блок 9 формировани константы формирует величину С(Р1+Р2)/2, Сравнивание чисел А и В представлено остатками ((Х,,сЈг) и (/}() по основани м Р Ц И РЈ .The bases P and P SOK are selected from the series P, 6N-1, where, 2 ... Block 9 of the formation of a constant forms the value C (P1 + P2) / 2. Comparison of the numbers A and B is represented by the residuals ((X ,, с ) and (/} () on the basis of m C C I P.
Устройство работает следующим образом .The device works as follows.
На входы 13-16 поступают соответственно величины 0, ,й/г,)5 Аг. Вычита- тели I и 2 формируют (со знаком) соот ветственно величины д 0/г-С,и $з р)г-Р),. Анализиру знаки чисел д и JJ , преобразователи 3 и 4 кода формируют на своих выходах величины iijjfgi соответственно. Сумма +/Уй| вычисленна сумматором 5, сравниваетс блоком 6 сравнени с константой С. Блок 7 сравнени сравнивает величины /)fft| и a блок 8 сравнени - величины (У и 2. Элементы ИЛИ-НЕ 11 и 12 определ ют, равны ли пулю величины и Сигналы, сформированные блоками 6-8 еравне ни , элементами ИЛИ-НЕ 11,12, а также знаки величины |д и Ц в и их младшие разр ды поступают на входы шифратора 10. Последний формирует сигналы логической единицы на выходе 18 в одном из следующих случаев:The inputs 13-16 receive, respectively, the values 0,, d / g,) 5 Ar. The subtractors I and 2 form (with a sign), respectively, the values of q 0 / g-C, and $ s p) g-P). Analyzing the signs of the numbers d and JJ, the converters 3 and 4 codes form the values iijjfgi at their outputs, respectively. Amount + / Woo | calculated by adder 5, is compared by comparison block 6 with constant C. Comparison block 7 compares the values of /) fft | and a block 8 comparisons - values (Y and 2. Elements OR-HE 11 and 12 determine whether the bullet magnitudes and Signals formed by blocks 6–8 of Equation, elements OR-NOT 11,12, as well as signs of magnitude | d and tv and their least significant bits are fed to the inputs of the encoder 10. The latter forms signals of the logical unit at output 18 in one of the following cases:
,, ,,
, де V. и У & - мпадгше разр ды чисел lfB;У 0 ,,ул ,,П , , , , ув«:0, К , de V. and V & - mdpgshe bits of numbers lfB; Y 0 ,, ul ,, P,,,, uv: 0, K
, , |V , , , , , | V,,,,
ft о, , . 1И + , iV, I hi ft o,,. 1I +, iV, I hi
Знаки yfl и jf B совпадают, $ $ ,The signs yfl and jf B are the same, $ $,
1Ы Ы 0 /1S Ы 0 /
Шифратор 10 формирует сигнал логической единицы на выходе 19 в случае , если знаки ДО д и VB совпадают,The encoder 10 generates a signal of a logical unit at the output 19 in case if the signs TO d and VB coincide,
( /ГА|-(УВ|-О,(/ GA | - (HC | -O,
,,
В остальных случа х шифратор 10 формирует единичный сигнал на выходе 20.In other cases, the encoder 10 generates a single signal at the output 20.
00
5five
зо с д 45 z d s 45
5050
5555
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884663550A SU1619248A1 (en) | 1988-12-29 | 1988-12-29 | Device for for comparing numbers in residual class system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884663550A SU1619248A1 (en) | 1988-12-29 | 1988-12-29 | Device for for comparing numbers in residual class system |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1619248A1 true SU1619248A1 (en) | 1991-01-07 |
Family
ID=21434678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884663550A SU1619248A1 (en) | 1988-12-29 | 1988-12-29 | Device for for comparing numbers in residual class system |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1619248A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2503992C2 (en) * | 2011-09-27 | 2014-01-10 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" | Device for comparing numbers presented in residue number system |
-
1988
- 1988-12-29 SU SU884663550A patent/SU1619248A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 608155, кл. G 06 F 7/04, 1976. Авторское свидетельство СССР № 1037244, кл. G 06 F 7/04, 1982. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2503992C2 (en) * | 2011-09-27 | 2014-01-10 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" | Device for comparing numbers presented in residue number system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0070175B1 (en) | Analog-to-digital converters | |
US4706299A (en) | Frequency encoded logic devices | |
SU1619248A1 (en) | Device for for comparing numbers in residual class system | |
US20060087455A1 (en) | Apparatus and method for improving resolution of optical encoder | |
US3277462A (en) | Parallel-parallel encoding system | |
US3638002A (en) | High-speed direct binary-to-binary coded decimal converter | |
US3775747A (en) | An error correcting encoder | |
JPS588614B2 (en) | Kijiyunden Iseigiyo Cairo | |
US3603976A (en) | Modular encoder | |
SU1580347A1 (en) | Device for comparison of numbers | |
SU1325710A1 (en) | L-digit coder | |
SU1272488A1 (en) | Device for determining moments of extrema occurence | |
SU1492469A1 (en) | Threshold logical element | |
SU1644093A1 (en) | Device for centralized control of parameters | |
EP0061616A2 (en) | Error checking of mutually-exclusive control signals | |
RU2045770C1 (en) | Device for generation of modulo-three remainder | |
SU799131A1 (en) | Parallel-series voltage-to-code converter | |
SU1508203A1 (en) | Binary encoder | |
SU1411710A1 (en) | Program control digital system | |
SU1647561A1 (en) | Modulo two multiplier | |
SU1332562A1 (en) | Device for forming the count signal or a differential image encoder | |
SU1493994A1 (en) | Haar function generator | |
SU1295384A1 (en) | Device for comparing two n-bit binary numbers | |
SU843225A1 (en) | Converter of gray code into binary one and vice versa | |
SU1608800A1 (en) | Positional code encoder |