SU1617580A1 - Сетевой однофазный управл емый выпр митель - Google Patents

Abstract

Изобретение относитс  к преобразовательной технике и может быть использовано в качестве источника электропитани  в радиоэлектронной аппаратуре. Цель изобретени  - улучшение энергетических показателей. Эффект обусловлен введением новых св зей между основными элементами схемы и вновь введенными. Имеетс  шесть диодов 1 - 6, два накопительных конденсатора 10, 11 и три управл емых ключа 7, 8, 9, управл емых от системы 12 управлени . При этом предусмотрена система управлени , позвол юща  управл ть устройством, обеспечива  потребление тока от сети в каждый полупериод преобразуемого напр жени  и увеличива  частоту преобразовани . 2 з.п. ф-лы, 5 ил.

Description

о

сл сх о

Изобретение относитс  к преобразовательной технике и может быть использовано 8 качестве источника электропитани  в радиоэлектронной аппаратуре.

Цель изобретени  - улучшение энергетических показателей.

На фиг. 1 приведена схема предложенного выпр мител ; на фиг. 2 - структурна  схема блока управлени  дл  двухтактного выпр мител ; на фиг. 3 - то же, дл  четырехтактного выпр мител ; на фиг. 4 и 5 - диаграммы , по сн ющие работу гвух- и четырехтактного выпр мител  соответственно .

Устройство по фиг. 1 содержит шесть диодов 1-6, у первого и второго из которых соединены анод и катод (диоды 1, 2). Между объединенными анодами диодов 1, 3 и объединенными катодами диодов 2, 4 включен основной управл емый ключ 7. Дополнительные управл емые ключи 8, 9 входами подключены к выводам конденсатора 10, а выходами - к выводам конденсатора 11. Блок 12 управлени  своими выходами подключаетс  с соответствующими входами управл емых ключей 7, В и 9. Один входной зывод 13 подключен к аноду диода 2 и катоду диода 1. Другой входной вывод 14 подключен к течке соединени  последовательно со ласно включенных ди- одсв 5 и 6. При этом указанна  цепочка диодов ьашунтирована конденсатором 10, кагод дмода 5 соединен с катодом диода 3, анод диода 6 соед1 ,нен с анодог ; диода В; 1ходные выводы 15 и 16 образованы выходами управл емых ключей 8, 9. Вьиодной аывод 17 соединен с входным BbiBOAOv: 14.

Блок 12 управлени  входами 18 и 19 соединен соответственно с выводами 13 и 14, а выходам , 20.21 и 22 - с управл ющими электродами 23, 24 и 25 управл емых ключей 7, 8 и 9 соответственно. Источник переменного напр жени  (сеть) подключаетс  фазной шинсй к (зходному выводу 13, а нейтрально (0) - к входному выводу 14. Нагрузка выпр мител  (потре зителъ) подключаетс  к исходному выводу 17 и к одному из выходных выводов 15 или 16 в зависимости от трэг уемой пол рно тм выходного напр жени  относительно вывода 17, при этом другой из выводов 15 или 16 соедин етс  с выводом 17.

Блок 12 управлени  (фиг. 2) ссдержит синхронизатор 26, формировэтель 27 задержки , формировгчтель 28 времени зар да, другой формирователь 29 задержки, RS- триггер 30 и два согласующих каскадй 31 и 32.

Выход синхронизатора 2Г соединен с Р-р.ходом Р5-триг гера 30, а через формирователь 27 задержки, формирователь 28 времени зар да и формирователь 29 задоржки- с S-входом RS-триггера 30, выход которого через согласующий каскад 32 соединен с В управл ющими электродами управл емых ключей 8 и 9. Кроме того, выход формировател  28 времени зар да через согласующий каскад 31 соединен с управл ющим электродом управл емого ключа 7. Блок 12управ- 10 лени  управл ет работой ключей 7, 8 и 9 э соответствии с диаграммами, показанными на фиг. 4, где Ui. UdO, UH, Uy - соответственно напр жение сети на конденсаторе 10, нп нагрузке и управл ющие импульсы; з - ток 5 зар да конденсатора 10; ti-ts - моменты синхронизирующих импульсов; Т - период напр жени  сети; Тэ, Тр - врем  зар да и разр да конденсатора 10, С зтим блоком управлени  выпр митель работает в двух- 0 полуперисдном двухтактном режиме, преобразу  амплитудное значение напр жени  сети,

Блок 12 управлени  (фиг. 3) содержит

f-eHepaTOp тактовых импульсов (ГТИ) 33, син5 хронизатор 34, счетчик 35, четыре цифровых

компаратора 36, комбинационный узел 37 и

два согласующих каскада 38 и 39.

Выход синхронизатора 34 соединен с R-входом счетчика 35, С-вход которого сое- 0 динен с выходом ГТИ 33. а выход соединен информационной шиной с входом цифровых компаратором 35, на другие входы которых заведены опорные числа. Выход каждого компаратора (ti -14) комбина- 5 цпонный узел 37 соединен с входами согласующих каскадов 38 и 39, выходы 20, 21 и 32 которых соединены с соответствующими управл ющими электродами 23. 24 и 25 ключей 7. 8 и 9.

0 Этот блок управлени  управл ет работой ключей в соответствии с диаграммами, показанными на фиг. R, где Um - амплитудное значение напр жени  сети, ti - t4 - опорные числа, остальные обозначение, как 5 на фиг. 4.

С описанным блоком управлени  выпр митель работает в двухполупериодном четырехтактном режиме преобразу  напр жение сети на уровне 0,7 от амплитудного 0 значени .

Устройства работает следующим образом ,

К выводу 13 (фиг. 1) подключаетс  фазна  шина первичного источника или сети, а 5 к клемме 14 - нейтраль. Пусть на нагрузке требуетс  напр жение положительной пол рности относительно нейтрали. Тогда на- гоузка подк/ ючаетс  к выводам 15 и 17, а вывод 16 должен быть соединен с выводом 17,

Выпр митель с блоком 12 управлени  согласно фиг. 2 работает следующим образом .

В установившемс  режиме на конденсаторах 10 и 11 имеетс  напр жение, пол р- ность которого указана на фиг. 1, а форма - на фиг. 4. В момент ti прекращаетс  подача управл ющего напр жени  Uy на ключи 8 и 9, которые в пределах времени задержки Тзад t2 - ti закрываютс , и ток разр да конденсатора 10 прекращаетс . Начина  с момента t2 и до момента t4. напр жение UH на нагрузке п оддерживает зар женный конденсатор 11. В момент t2 с блока 12 управлени  поступает управл ющее напр жение, которое открывает зар дный ключ 7 и удерживает его в этом состо нии в течение времени зар да ta. Образуетс  цепь дл  потребл емого от сети в положительный полупериод тока зар да 1з конденсатора 10: вывод 13 - диод 2 - ключ 7 - диод 3 - конденсатор 10-диод 6-вывод 14. Конденсатор 10 накапливает знергию, подзар жа сь до максимального напр жени . В момент ta прекращаетс  подача управл ю- щего напр жени  и ключ 7 в пределах Тзад до момента t4 закрываетс . В момент Т4 с блока 12 управлени  подаетс  управл ющее напр жение на ключи 8 и 9, которое открывает эти ключи и удерживает их в этом состо нии в течение времени разр да tp. Образуетс  цепь разр да конденсатора 10: положительна  обкладка конденсатора 10- ключ 8 - параллельно включенные конденсатор .11 и нагрузка - ключ 9 - отрицатель- на  обкладка конденсатора 10. В течение tp напр жение на нагрузке UH создают конденсаторы 10 и 11. Начина  с этого момента цикл зар д - разр д повторитс , но теперь уже в отрицательный полупериод напр же- ни  сети Ui зар д конденсатора 10 будет осуществл тьс  по другой цепи: вывод 14 - диод 5 - конденсатор 10 - диод 4 - ключ 7 - диод 1 -вывод 13. Таким образом, за период преобразуемого напр жени  энерги  от се- ти потребл етс  на подзар д конденсатора 10 дважды - каждый полупериод.

Блок 12 управлени  (фиг. 2) работает следующим образом.

Синхронизаци  26 вырабатывает в каж- дый полупериод преобразуемого напр жени  один синхроимпульс (фиг. 4) в моменты

t11,Tl2, t13....

Передним фронтом синхроимпульс переключает RS-триггер 30 в нулевое состо - ние и, тем самым, согласующий каскад 32 запираетс  и закрывает разр дные ключи 8 и 9. Этот же синхроимпульс, задержанный формирователем 27 задержки на врем  Тзад, необходимое дл  полного закрывани  разр дных ключей, передним фронтом запуска- ет формирователь 28 времени зар да, который вырабатывает управл ющий импульс момента t2 длительностью ta. Этот импульс через согласующий каскад 31 открывает ключ 7 и удерживает его в открытом состо нии в течение времени зар да. Этот же импульс задним фронтом запускает формирователь 29 задержки. Выходной импульс формировател  29 задержки своим задним фронтом в момент-тд переключает триггер 30 в единичное состо ние. Своим выходным импульсом триггер 30 через согласующий каскад 32 открывает разр дные ключи 8 и 9 и удерживает их в таком состо нии в течение времени разр да tp. В момент t5, что соответствует синхроимпульсу ti2, цикл работы блока управлени  начнет повтор тьс . Длительность одного цикпа работы блока управлени  равна половине периода преобразуемого напр жени .

Работа выпр мител  с блоком 12 управлени  по фиг. 3 отличаетс  от работы с блоком управлени , выполненным по схеме фиг. 2, лишь тем, что цикл зар д - разр д конденсатора 10 осуществл етс  каждую четверть периода преобразуемого напр жени  (фиг. 5) по тем же цеп м зар да и разр да . При этом выходное напр жение выпр мител  ниже, так как конденсатор 10 зар жаетс  . до максимального напр жени , равного 0,7 от амплитудного значении напр жени  сети. Выбор такого уровн  определ етс  равной длительность циклов. симметрией формы выходного напр жений и отсутствием в нем низкочастотной составл ющей пульсации. Частота первой гармоники пульсации напр жени  на нагрузке равна 4fceTH.

Блок 12 управлени  (фиг. 3) работает следующим образом.

Синхронизатор 34 в моменты перехода напр жени  сети Ui (фиг. 5) через нуль вырабатывает синхроимпульсы, которые поступают на вход установки нул  счетчика 35 и каждый раз прерывают счет. На счетный вход счетчика 35 поступают импульсы с выхода генератора 38 тактовых импульсов. .С выходов счетчика 35 текущее значение счета по информационной шине поступает на входы четырех компараторов 36. на другие входы которых заведены опорные числа, определ ющие моменты (ti и t2, ta и t4) начала и конца зар да конденсатора 10 (фиг. 1) по уровню 0,7Um. В момент равенства числа импульсов, поступающих от ГТИ 33 через счетчик 35 и опорного числа каждый компаратор вырабатывает импульс соответственно в моменты ti, t2, t3 и t4. Эти импульсы поступают на комбинационный узел 37, который формирует управл ющие импульсы зэ(1да, разр да и задержки соответственно длительностью Тз, tp и Гзад. Через согласующие каскады 38 и 39 они управл ют работой ключей 7, 8 и Э.

Таким образом, предложенный выпр митель потребл ет энергию от сети и в по- ложительный, и в отрицательный полупериоды преобразуемого напр жени , т.е. он  вл етс  двухполупериодным выпр - мителем с общей нейтралью.

Ф о р м у л а и 3 о б р е те н и   1. Сетевой однофазный управл емый выпр митель, содержащий шесть диодов, у первого и второго из которых соединены катод и анод, соответственно и подключены к одному из двух входных выводов, анод третьего диода соединен с анодом первого, катод четвертого диода соединен с катодом второго, п тый и шестой диоды соединены последовательно согласно и зашунтирова- ны первым из двух конденсаторов, три выходных вывода и основной управл емый ключ с блоком управлени , отличающий- с   тем, что, с целью улучшени  знергетиче- ских показателей, дополнительно введены два управл емых ключа, выход каждого из которых соединен с выходным выводом соответствующей пол рности, между кбторы- ми включен второй конденсатор, .вход каждого из указанных ключей подключен к соответствующему выводу первого конденсатора и свободным выводам третьего и четвертого диодов соответственно, основной управл емый ключ включен между объеди- ненными анодами первого и третьего и катодами второго и четвертого диодов, точка соединени  п того и шестого диодов подключена к второму входному выводу, соединенному также с общим выходным выводом, а управл ющие входы всех управл емых

ключей соединены с выходами блока управлени .

2.Выпр митель по п. 1,отличающий- с   тем, что блок управлени  содержит синхронизатор , два формировател  задержки, формирователь времени зар да, RS-триггер и два согласующих каскада, причем вход синхронизатора соединен с первой и второй входными выводами выпр мител , а выход - с R-входом и через первый формирователь задержки, формирователь времени зар да, второй формирователь задержки - с S-вхо- дом RS-триггера, выход которого через первый согласующий каскад соединен с управл ющими входами первого и второго указанных дополнительных управл мых ключей, кроме того, выход формировател  времени зар да через второй согласующий каскад соединен с упоминающим входом основного управл емого ключа.

3.Выпр митель по п. 1,отличающий- с   тем, что, с целью уменьшени  пульсации выходного напр жени  путем увеличени  частоты преобразовани , блок управлени  содержит синхронизатор, генератор тактовых импульсов, счетчик, четыре цифровых компаратора, комбинационный узел и два согласующихс  каскада, причем вход синхронизатора соединен с первой и второй входными клеммами выпр мител , а выход- с R-входом счетчика, С-вход которого соединен с выходом генератора тактовых импульсов , а выхрд соединен с соответствующими входами цифровых компараторов, на другие входы которых заведены опорные числа, при этом выход каждого компаратора через комбинационный узел и первый и второй согласующие каскады соединен с управл ющими входами соответственно основного, первого и второго дополнительных управл емых ключей.

1В

т

19

Фие.2

/

/f

Фиг.з

;.i

О

П Г Д

Tf/Wp. А

LfMn.

О

Т|

.

2

///

7

I I

КОМИ

. Ч 3 г 4 ппап У inflonxf

Комб. А ,

Ung-in

I Рпипаё

UM

Фиг. 5

О

Claims (3)

Ф о р м у л а и з о б р е т е н и я

1. Сетевой однофазный управляемый выпрямитель, содержащий шесть диодов, у первого и второго из которых соединены катод и анод, соответственно и подключены к одному из двух входных выводов, анод третьего диода соединен с анодом первого, катод четвертого диода соединен с катодом второго, пятый и шестой диоды соединены 20 последовательно согласно и зашунтированы первым из двух конденсаторов, три выходных вывода и основной управляемый ключ с блоком управления, отличающийс я тем, что, с целью улучшения энергетиче- 25 ских показателей, дополнительно введены два управляемых ключа, выход каждого из которых соединен с выходным выводом соответствующей полярности, между кбторыми включен второй конденсатор, .вход 30 каждого из указанных ключей подключен к соответствующему выводу первого конденсатора и свободным выводам третьего и четвертого диодов соответственно, основной управляемый ключ включен между обведи- 35 ненными анодами первого и третьего и катодами второго и четвертого диодов, точка соединения пятого и шестого диодов подключена к второму входному выводу, соединенному также с общим выходным выводом, 40 а управляющие входы всех управляемых ключей соединены с выходами блока управления.

2. Выпрямитель поп. 1,отличающийс я тем, что блок управления содержит синхронизатор, два формирователя задержки, формирователь времени заряда, RS-триггер и два согласующих каскада, причем вход синхронизатора соединен с первой и второй входными выводами выпрямителя, а выход -

10 с R-входом й через первый формирователь задержки, формирователь времени заряда, второй формирователь задержки - с S-bxoдом RS-триггера, выход которого через первый согласующий каскад соединен с 15 управляющими входами первого и второго указанных дополнительных управлямых ключей, кроме того, выход формирователя времени заряда через второй согласующий каскад соединен с упоминающим входом основного управляемого ключа.

3. Выпрямитель поп. 1,отличающийс я тем, что, с целью уменьшения пульсации выходного напряжения путем увеличения частоты преобразования, блок управления содержит синхронизатор, генератор тактовых импульсов, счетчик, четыре цифровых компаратора, комбинационный узел и два согласующихся каскада, причем вход синхронизатора соединен с первой и второй входными клеммами выпрямителя, а выходс R-входом счетчика, С-вход которого соединен с выходом генератора тактовых импульсов, а выход соединен с соответствующими входами цифровых компараторов, на другие входы которых заведены опорные числа, при этом выход каждого компаратора через комбинационный узел и первый и второй согласующие каскады соединен с управляющими входами соответственно основного, первого и второго дополнительных управляемых ключей.

Фиг.2 ί617580

Фиг.З

Фиг. 4