SU1608698A1 - Устройство дл обработки многотоновых изображений - Google Patents
Устройство дл обработки многотоновых изображений Download PDFInfo
- Publication number
- SU1608698A1 SU1608698A1 SU884468870A SU4468870A SU1608698A1 SU 1608698 A1 SU1608698 A1 SU 1608698A1 SU 884468870 A SU884468870 A SU 884468870A SU 4468870 A SU4468870 A SU 4468870A SU 1608698 A1 SU1608698 A1 SU 1608698A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- information input
- control unit
- switch
- Prior art date
Links
Landscapes
- Image Processing (AREA)
Abstract
Изобретение относитс к вычислительной технике и автоматизированной обработке изображений. Цель изобретени - повышение точности работы устройства за счет определени принадлежности точек, попавших на границу областей принадлежности интерполированному узлу растрового квадрата при выполнении линейных преобразований изображени . Цель изобретени достигаетс за счет введени дополнительного сумматора, коммутатора и анализатора, что позвол ет аппаратным способом в случае попадани узла в среднюю зону ркость узла нового растра вычисл ть как среднее от всех четырех ркостей старых узлов растрового квадрата. 3 ил.
Description
(21) (22) (46) (71)
тики
(72)
и А.
(53)
(56)
№
1986
А
№ 14
1
4468870/24-24 01.08.88
23.11.90. Бюл. Р 43 Институт технической киберне- АН БССР
Е.В. Чернухо, И.П. Кудерко I. Лакерник 681.325 (088.8) Авторское свидетельство СССР 14, кл. G 06 F 7/548, 15/66,
зторское свидетельство СССР )5820, кп. -С 06 F 15/66, 18. 12.87.
(54)
тоно
(57
УСТРОЙСТВО ДЛЯ ОБРАБОТКИ МНОГО- ЫХ ИЗОБРАЖЕНИЙ -Изобретение относитс к вычислительной технике и автоматизированной обработке изображений. Цель изобретени - повьшение точности работы устройства за счет определени принадлежности точек, попавших на границу областей принадлежности интерполированному узлу растрового квадрата при выполнении линейных преобразований изображени . Цель изобретени достигаетс за счет введени дополнительного сумматора, коммутатора и анализатора , что позвол ет аппаратным спо- собом в случае попадани узла в среднюю зону ркость узла нового растра вычисл ть как среднее от всех четьфех ркостей старых узлов растрового квадрата . 3 ил.
И:
телы
-сраС
йог
iciorc
юбретение относитс к вычисли-, ой технике и автоматизированной отке изображений и может быть о ьзовано в системах обработки
тоновых изображений. Ц4ль изобретени - повьппение точв работе устройства за счет елени . принадлежности точек, пона границу областей .принадлежности интерполированному узлу
о квадрата при вьлолнении линейных преобразований изображени . фиг.1 изображена блок-схема
устройства; на фиг.2 - блока управлени ; на фиг.З - анализатора.
Устройство содержит блок 1 пам ти, блок 2 управлени , блок 3 контрол (раст|ровый графический дисплей), комHOCTF
опре; павших
На
предг агаемого; схема схема
мутаторы 4 и 5, умножители 6 и 7, накапливающие сумматоры 8 и 9, блоки 10 и 11 сравнени , регистры 12 и 13, блоки 14 и 15 буферной пам ти, сумматор 16, коммутатор 17 и анализатор 18, триггер 19, генератор 20, счетчики 21 и 22,узел 23 посто нной, пам ти, триггер 24, элементы И 25 и 26, элемент ИЛИ 27, блоки 28 и 29 вы- читани , сумматор 30, блок 31 срав- нени .
Устройство работает следующим образом.
Устройство позвол ет выполн ть линейные преобразовани над многото-, новьвот изображени ми, такие как поворот , сдвиг, изменение масштаба и т.п., согласно выражению
О5 О 00
о: х
00
CM Y
CM 1
где
X,
X
образовани ;
( - координаты элемента выходного изображени ;
ц а координаты элемента исходного изображени ;
см CfA величина сдвига координат исходного изображени .
Вопрос о принадлежности точек, попавших на границу областей принадлеж типа. В результате этого значени величины сдвига координат исходног изображени и Y поступают со ветственно через коммутаторы 4 и на входы накапливающих сумматоров
10 Д по сигналу с выхода г узл 23 посто нной пам ти блока 2 управ ни осуществл етс вычисление сумм
ХСЛА
YCM О соответственно.
t5
При поступлении следующего импульса на счетчик 21 по адресу 10 управл ющему сигналу с узла 23 пос нной пам ти блока 2 управлени пр исходит считывание с блоков .14 и 1 буферной пам ти значений коэффицие
ностей в результате, выполнени линей- 20 22- Одновременно с этим
ных преобразований, решаетс в зависимости от выполнени следующего услови :
АВ5(к)-0,5 + ABS(y) - 0,5 25
где 8 - величина, значение которой устанавливает границу области вычислени интерполированной точки. При вьшолнении неравенства значение изоб- Q ражени в искомой точке определ етс как среднее значение четырех сосед-; них точек исходного изображени .
В исходном состо нии все блоки устройства наход тс в нулевом состо нии . При этом единичный сигнал с инверсного выкода триггера 19 блока 2 управлени разрещает запись массива данных исходного изображени в блок 1 пам ти и запись со ответственно в блоки 14 и 15 буферной пам ти значений коэффициентов линейного преобразона управл ющие входы коммутаторов 4 и 5 поступает код 01 с выхода в узл 23 посто нной пам ти. Значени коэф фициентов К , и К поступают соответственно на входы множител умнож телей 6 и 7, на входы множимого кот рых поступают с выхода счетчика 22 блока 2 управлени значени координат Ху и YU . По сигналу с выхода б узла 23 посто нной пам ти в з множит л х определ ютс соответственно про изведени К 4 и , которые поступив на входы коммутаторов 4 и далее поступают на входы накапливающих сумматоров 9 и 8, где по сигна 35 лу с выхода г узла 23 посто нной па м ти определ ютс соответственно
40
вани Хс„, К , К,,,и Ycд,, К, К
ггIt -С/И Ki. 12
По сигналу Пуск, поступающему из управл ющей ЭВМ на вход триггера 19 блока 2, последний устанавливаетс в единичное состо ние. Сигнал с единичного выхода триггера 19 поступает на- вход элемента И 25, чем разрешаетс прохождение тактовых импульсов с генератора 20 на счетчик 21, в зависимости от состо ни которого фор-; мируютс управл ющие сигналы 23 посто нной пам ти.
По первому тактирующему импульсу,
поступающему на вход счетчика 21, на выходе а узла 23 посто нной пам ти
блока 2 управлени устанавливаетс код 01 и сигнал Считывание, кото- ,
45
суммы ,и Y,+ ,
Далее по адресу 11 и сигналу Сч тывание с выхода а узла 23 посто н ной пам ти с блоков 14 и 15 соответ ственно поступают на входы множител умножителей 6 и 7 значени коэффици тов К2 и Одновременно с этим
на управл ющие входы коммутаторов 4 и 5 поступает код 10с выхода в узла 23 посто нной пам ти. По сигналу с выхода б узла 23 в умножител х 6 и 7 50 определ ютс значени произведений
. При этом значение
55
произведени с умножител 6 поступает на вход коммутатора 5, а с умножи тел 7 поступает на вход коммутатора 4. Далее значени произведений посту пают соответственно на входы накапливающих сумматоров 8 и 9, где по сигналу с выхода г узла 23 посто нной пам ти вычисл ютс соответственн
08698 л
рые поступают на блоки 14 и 15 буферной пам ти, представл ющие собой запоминающие устройства регистрового
типа. В результате этого значени величины сдвига координат исходного изображени и Y поступают соответственно через коммутаторы 4 и 5 на входы накапливающих сумматоров 9
10 Д по сигналу с выхода г узла 23 посто нной пам ти блока 2 управлени осуществл етс вычисление сумм
ХСЛА
YCM О соответственно.
t5
При поступлении следующего импульса на счетчик 21 по адресу 10 и управл ющему сигналу с узла 23 посто нной пам ти блока 2 управлени происходит считывание с блоков .14 и 15 буферной пам ти значений коэффициен20 22- Одновременно с этим
22- Одновременно с этим
на управл ющие входы коммутаторов 4 и 5 поступает код 01 с выхода в узла 23 посто нной пам ти. Значени коэф-i фициентов К , и К поступают соответственно на входы множител умножителей 6 и 7, на входы множимого которых поступают с выхода счетчика 22 блока 2 управлени значени координат Ху и YU . По сигналу с выхода б узла 23 посто нной пам ти в з множите- л х определ ютс соответственно произведени К 4 и , которые поступив на входы коммутаторов 4 и 5 далее поступают на входы накапливающих сумматоров 9 и 8, где по сигна- у с выхода г узла 23 посто нной па ти определ ютс соответственно
суммы ,и Y,+ ,
40
45
Далее по адресу 11 и сигналу Считывание с выхода а узла 23 посто нной пам ти с блоков 14 и 15 соответственно поступают на входы множител умножителей 6 и 7 значени коэффициентов К2 и Одновременно с этим
на управл ющие входы коммутаторов 4 и 5 поступает код 10с выхода в узла 23 посто нной пам ти. По сигналу с выхода б узла 23 в умножител х 6 и 7 50 определ ютс значени произведений
. При этом значение
5
произведени с умножител 6 поступаf ет на вход коммутатора 5, а с умножител 7 поступает на вход коммутатора 4. Далее значени произведений поступают соответственно на входы накапливающих сумматоров 8 и 9, где по сигналу с выхода г узла 23 посто нной пам ти вычисл ютс соответственно
гени сумм Y - К.- X „ + К
эна
см , ты,
х
на выпЬлнены
cootBeTCTByroi4He цельна значени м
Y, поступают соответственно входы регистров 12 и 13, которые
на реверсивных счетчиках предварительной записью. При этом
часть полученных значений гупает соответственно на входы шзатора 18, а значени старшего
дробной части значений Х кроме того поступают соответст -;
на входы блоков 10 и 11 срав- В анализаторе 18 осуществл ет- нализ дробной части значений Х
дрорна пос а на.
разр да и Y. BeHho ненщ с и YV
Го
блога пост
ВЫЧР
СОО1ветственно АВ5(к
аст
ие
,5.
ато
еннс
ов
оду
ой и 9 т.е. енно
см
4,ц + . -Полученные результасигналу с двенадцатого выхода 2 управлени (выход узла 23 о нной пам ти) в блоках 28 и 29 тани анализатора 18 определ ютс
значени разности :#) - 0,5 и ABS(y) - 0,5. Затем пол1|ченные значени разностей по сигкалу с тринадцатого выхода блока управлени суммируютс в сумматоре Результат суммы поступает в блок с равнени , где по сигналу с четьфвыхода блока 2 управлени ествл етс сравнение полученного
S с const 0,25. В|эзможны два случа .
Значение 0,25. В этом слу- григгер 24 блока 2 управлени 1н ет исходное состо ние и по шу .с выхода д узла 23 посто н- иам ти осуществл етс сравнение
старшего разр да дробной час- полученных значений У„ с - 0,5 в блоках 10 и 11 сравне- В результате сравнени на вы- : блоков 10 и 11 сравнени ус- (ливаютс нулевые сигналы, .если старшего разр да дробной
16D8
15
20
2
30.
31
надхфтого
осущ
результата
1
чае
с охр
сигн.
ной
значений
ти
cons;
и .
од аз
ана
нач ни
25
30
35
40
Х и Y меньше 0,5, и единичсигналы , если значени больше Соответствующие сигналы резуль- сравнени поступают соответст- на четвертые входы коммутато- и 5, которые по управл ющему 11 пропускают сигналы на входы акапливающих сумматоров 9 и 8. По игналу с выхода г узла 23 посто н- п|ам ти в накапливающих сумматорах уточн ютс значени Х: У, прибавл етс О и 1). Одновре- с этим на управл ющий вход ком- утат зра 17с выхода и узла 23 пос- о ннэй пам ти поступает код 01, кото45 50 55 б
а6D8698
рьй разрешает прохождение информации с первого информационного входа на :- вход блока 3 контрол . По сигналу е узла 23 посто нной пам ти блока 2 управлени значени координат элемента выходного изображени записываютс в регистры 12 и 13, с выходов которых поступают на адресный вход блока 1 пам ти. Одновременно с этим с второго выхода блока 2 управлени (первый выход узла 23 посто нной пам ти) на блок 1 пам ти поступает сигнал Чтение . В результате этого в пам ть блока 3 контрол через коммутатор 17 по адресу Х,, Y записываетс содержимое чейки блока 1 пам ти с координатами Х,- Y и на экране диспле отображаетс информаци , содержаща с в чейке пам ти блока 1 пам ти с
10
15
20
25
координатами Х Y.
При поступлении очередного тактирующего импульса на вход счетчика 21 блока 2 управлени последний обнул етс , в результате чего сигналом с выхода ж узла 23 посто нной пам ти накапливаюш е сумматоры 8 и 9 устй-. навливаютс в О. Сигнал с выхода переноса счетчика 21 поступает че- 30 рез элемент И 26 и элемент ИЛИ 27 на вход счетчика 22, на выходе которого устанавливаетс значение координат следующего элемента исходного изображени .
35
0
2. Значение 0,25. В этом случае сигнал с выхода блока 31 сравнени устанавливает триггер 24 блока 2 управлени в единичное состо ние. Сигнал с единичного выхода триггера 24 поступает на старший адресный вход узла 23 посто нной пам ти, а с нулевого выхода сигнал поступает на элемент И 26, чем блокируетс прохождение сигналов на счетчик 22 бло- 5 ка 2 управлени . По сигналу с выхода е узла 23 посто нной пам ти значени Х и Y с накапливающих сумматоров 9 и 8 записываютс в регистры 12 и 13, с выходов которых поступают на 0 адресный вход блока 1 пам ти. Одновременно с этим с второго выхода блока 2 управлени на блок 1 пам ти поступает сигнал Чтение. В результате этого содержимое а, чейки пам ти/ 5 блока 1 пам ти поступает в накаплива-, юш й сумматор 16, где по сигналу с выхода 3 узла 23 посто нной пам ти . суммируетс с 0. Затем по сигналу с выхода к узла 23 посто нной пам ти
15
содержимое регистра 12 увеличиваетс на единицу, при этом на адресный вход блока 1 пам ти поступает сигнал Чтение . В результате этого содержимое а чейки пам ти блока 1 пам ти с координатами Х, Y, поступает в накапливающий сумматор 16, где по сигналу ; с выхода 3 узла 23 посто нной пам ти суммируетс со значением а.. .
Далее по сигналу с выхода м узла 23 посто нной пам ти содержимое регистра 13 увеличиваетс на единицу и поступает на адресный вход блока 1 ; пам ти как координаты Х. ,
Аналогично описанному определ етс сумма ад, + а + а, где а - содержимое указанной чейки.
По сигналу с выхода л узла 23 посто нной пам ти содержимое регистра 12 уменьшаетс на единицу.Таким образом, из блока 1 пам ти считываетс содержимое а чейки пам ти блока 1 пам ти с координатами Х., У и поступает в накапливающий i сумматор 16, где определ етс сумма а + а + а + а . Значени получен-; ной суммы поступает на второй вход коммутатора 17 со сдвигом на два разр да, что соответствует делению 30 на 4, Поступившие сигналы Яо с выхода и узла 23 посто нной пам ти на управл ющий вход коммутатора 1,7 разрешают прохождение значени элемента изображени на вход блока 3 контрол , 35 в результате чего на экране диспле отображаетс вычисленное значение элемента с координатами Х, Y.
При поступлении очередного такти1608698S
го массива данных исходного изображени .
20
25
Claims (1)
- Формула изобретениУстройство дл обработки многото- новых изображений, содержащее блок пам ти, информационный вход которого вл етс первым информационным входом устройства, блок управлени , блок v контрол , два коммутатора, два умножител , два накапливающих сумматора, два блока сравнени , два регистра и два блока буферной пам ти, информационный выход первого блока буферной пам ти соединен с первым информационным входом первого коммутатора и входом множител первого умножител , выход которого соединен с вторым информационным входом первого коммутатораи -первым информационным входом второго коммутатора, выход которого соединен с информационным входом первого накапливающего сумматора, выход которого соединен с информационным входом первого регистра и первым информационным входом первого блока сравнени , выход которого соединен с вторым информационным входом второго коммутатора, выход второго блока буферной пам ти соединен с третьим информационным входом второго коммутатора и входом множител второго умножител , выход которого соединен с четвертым информационным входом : второго коммутатора и третьим информационным входом первого коммутатора , выход которого соединен с инфоррующего импульса с выхода узла 23 мационньм входом второго накаплива45то нной пам ти триггер :24 и счетчик 21 устанавливаютс в исходное состо ние, а содержимое .ч четчнка 22 увеличиваетс на единицу, в результате этого сигналом с выхода ж узла 23 посто нной пам ти накапливающие сумматоры 8, 9 и 16 обнул ютс .После обработки значений координат последнего элемента , исходного изоб- рАжени счетчик 22 обнул етс , а сиг-, нал с его выхода переноса поступает на вход сброса триггера 19. В результате этого последний устанавливаетс в нулевое состо ние, при этом запрещаетс прохождение тактовых импуль-с сов с генератора 20 через элементИ 25 на счетчик 21. Таким образом,устройство переходит в исходное состо ние и готово дл обработки следующе50ющего сумматора, выход которого сое.динен с информационным входом второ го регистра и первым информационным входом второго блока сравнени , выход которого соединен с четвертым информационным входом первого коммутатора , выходы первого и второго регистров соединены с адресным входом блока пам ти, первый выход блока управлени соединен с входами множимого первого и второго умножителей и первым входом блока контрол , второй выход блока управлени соединен входом записи-чтени блока пам ти, третий выход блока управлени соединен с входами записи-считьгоани первого и второго блоков буферной пам ти , четвертый выход блока управ- лени соединен с синхровходами пер0 505Формула изобретениУстройство дл обработки многото- новых изображений, содержащее блок пам ти, информационный вход которого вл етс первым информационным входом устройства, блок управлени , блок v контрол , два коммутатора, два умножител , два накапливающих сумматора, два блока сравнени , два регистра и два блока буферной пам ти, информационный выход первого блока буферной пам ти соединен с первым информационным входом первого коммутатора и входом множител первого умножител , выход которого соединен с вторым информационным входом первого коммутатораи -первым информационным входом второго коммутатора, выход которого соединен с информационным входом первого накапливающего сумматора, выход которого соединен с информационным входом первого регистра и первым информационным входом первого блока сравнени , выход которого соединен с вторым информационным входом второго коммутатора, выход второго блока буферной пам ти соединен с третьим информационным входом второго коммутатора и входом множител второго умножител , выход которого соединен с четвертым информационным входом : второго коммутатора и третьим информационным входом первого коммутатора , выход которого соединен с инфорющего сумматора, выход которого сое.Гл динен с информационным входом второго регистра и первым информационным входом второго блока сравнени , выход которого соединен с четвертым информационным входом первого коммутатора , выходы первого и второго регистров соединены с адресным входом блока пам ти, первый выход блока управлени соединен с входами множимого первого и второго умножителей и первым входом блока контрол , второй выход блока управлени соединен с входом записи-чтени блока пам ти, третий выход блока управлени соединен с входами записи-считьгоани первого и второго блоков буферной пам ти , четвертый выход блока управ- лени соединен с синхровходами первЬго и второго умножителей, п тьй вы- X вд блока управлени соединен с уп- р1ВЛЯЮЩИМИ входами первого и второ- г 5 коммутаторов, шестой выход блока у1равлени подключен к синхровхо- д1М накапливающих сумматоров, седьмой в .код блока управлени соединен с ошхровходами первого и второго блоков сравнени , восьмой выход блока управлени соединен с входами записи первого и второго регистров, дев тый В1.1ХОД блока управлени подключенвходам установки в О накапливающих сумматоров, входы величины точнос T.I линейных преобразований устройства подклю ены соответственно к вто- PIM информационным входам первого и в орого блоков сравнени , первый вход 6JroKa управлени вл етс входом пуска устройства, информационные входы первого и второго блоков буфернойп..м ти вл ютс вторым информацион-. ним входом устройства, отличающеес тем, что, с целью повы- щ(;ни точности в работе устройства, О1;О содержит третий сумматор, третий коммутатор, анализатор, причем вы10г205ход блока пам ти соединен с первым информационным входом третьего ком- мутатора и с информационным входом третьего сумматора, выход которого соединен с вторым информационные входом третьего коммутатора, выход которого соединен с вторым входом блока контрол , первый и второй входы анализатора подключены соответственно к выходам первого и второго накапливающих сумматоров, а выход соединен с вторым входом блока управлени , дес тый и одиннадцатый выходы Koijoporo соответственно соединены с синхровходом третьего накапливающего сумматора и управл ющим входом третьего коммутатора, двенадцатый, тринадцатый и четырнадцатый выходы блока управлени соединены соответственно с третьим, четвертым и п тым входами анализатора, п тнадцатый, шестнадцатый и семнадцатый выходы блока управлени соединены соответственно с вторым и третьим управл ющими входами -первого регистра и вто- рьм управл ющим входом второго ре- гистра.щтгФигЗСоставитель Е. ЧепинРедактор Н. Тупица Техред А.Кравчук Корректор Э . ЛончаковаЗаказ 3619Тираж 568ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска наб., д. 4/5Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101Подписное
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884468870A SU1608698A1 (ru) | 1988-08-01 | 1988-08-01 | Устройство дл обработки многотоновых изображений |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884468870A SU1608698A1 (ru) | 1988-08-01 | 1988-08-01 | Устройство дл обработки многотоновых изображений |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1608698A1 true SU1608698A1 (ru) | 1990-11-23 |
Family
ID=21393304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884468870A SU1608698A1 (ru) | 1988-08-01 | 1988-08-01 | Устройство дл обработки многотоновых изображений |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1608698A1 (ru) |
-
1988
- 1988-08-01 SU SU884468870A patent/SU1608698A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100555330C (zh) | 图像处理设备和方法、记录介质和程序 | |
JP2628493B2 (ja) | コサイン変換計算装置並びに計算装置等を備えた画像コード装置及び画像デコード装置 | |
US4757384A (en) | Video signal processing systems | |
EP0264966B1 (en) | Interpolator for television special effects system | |
CN101409766A (zh) | 一种图像缩放方法及装置 | |
KR940007161B1 (ko) | 이미지버퍼를 이용한 전자주밍시스템 | |
US20220210413A1 (en) | Affine predication method, computing device and non-transitory storage medium | |
US5283866A (en) | Image processing system | |
US6424753B1 (en) | Pixel interpolation method and circuit therefor | |
SU1608698A1 (ru) | Устройство дл обработки многотоновых изображений | |
CN112132914B (zh) | 一种图像尺度空间建立方法及图像处理芯片 | |
US5553170A (en) | High speed image processing system having a preparation portion and a converting portion generating a processed image based on the preparation portion | |
US4760445A (en) | Image-processing device for estimating the motion of objects situated in said image | |
EP0689358A2 (en) | Image motion compensating address generator | |
US4736248A (en) | Method and device for generating intermediate picture signals from reference picture signals having a reduced picture frequency | |
US5150213A (en) | Video signal processing systems | |
EP0963108A2 (en) | Motion vector detection circuit enabling high-speed search of motion vector | |
CN110087088B (zh) | 一种基于运动估计的数据存储方法、终端设备及存储介质 | |
US5548665A (en) | Vector correlation detecting circuit | |
JPS61140271A (ja) | 画像拡大縮小回路 | |
RU2153235C2 (ru) | Способ слежения за объектом и устройство для его осуществления | |
RU2104580C1 (ru) | Устройство для отслеживания контуров двумерных объектов | |
SU873252A1 (ru) | Устройство дл распознавани пр молинейных элементов изображений | |
KR100246033B1 (ko) | 고속 실시간 처리 움직임 추정을 위한 연산방법 및 이를 위한 연산장치 | |
RU2042209C1 (ru) | Устройство для вычисления двумерной свертки |