SU1594684A1 - Пересчетное устройство - Google Patents

Пересчетное устройство Download PDF

Info

Publication number
SU1594684A1
SU1594684A1 SU884445604A SU4445604A SU1594684A1 SU 1594684 A1 SU1594684 A1 SU 1594684A1 SU 884445604 A SU884445604 A SU 884445604A SU 4445604 A SU4445604 A SU 4445604A SU 1594684 A1 SU1594684 A1 SU 1594684A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
counting
triggers
auxiliary
main
Prior art date
Application number
SU884445604A
Other languages
English (en)
Inventor
Виктор Ильич Варшавский
Алексей Юрьевич Кондратьев
Наталья Михайловна Кравченко
Вячеслав Борисович Мараховский
Original Assignee
Ленинградский электротехнический институт им.В.И.Ульянова (Ленина)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский электротехнический институт им.В.И.Ульянова (Ленина) filed Critical Ленинградский электротехнический институт им.В.И.Ульянова (Ленина)
Priority to SU884445604A priority Critical patent/SU1594684A1/ru
Application granted granted Critical
Publication of SU1594684A1 publication Critical patent/SU1594684A1/ru

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Abstract

Изобретение относитс  к импульсной технике и может быть использовано при построении делителей частоты. Цель изобретени  - повышение быстродействи . Дл  этого в пересчетном устройстве, состо щем из счетных триггеров, каждый из которых содержит основной 2.1 и вспомогательный 2.2 триггеры, выполненные на двух элементах И-ИЛИ-НЕ 3 и 6. Счетный вход 7 пересчетного устройства соединен с входами вторых групп И элементов И-ИЛИ-НЕ 3 и 6 всех счетных триггеров, что позвол ет добитьс  независимости времени установки кода от текущей кодовой комбинации в пересчетном устройстве. 2 ил.

Description

25
30
35
ной установки - единичный логический 15 четными номерами - с вторыми входами
первых групп И первого и второго элементов И-ИЛИ-НЕ основных триггеров соответственно, вторые входы вторых групп И первого и второго элементов И-ИЛИ-НЕ основного и первых групп И первого и второго элементов И-ИЛИ-НЕ вспомогательного триггеров tiepBoro счетного триггера соединены с входом пер.есчетного устройства, второй вход второй группы и первого элемента И-ИЛИ-НЕ основного триггера соединен с вторым входом второй группы И второго элемента И-ИЛИ-НЕ того же триггера, третий вход второй группы И первого элемента И-ИЛИ-НЕ основного триггера во всех счетных триггерах с нечетными номерами, кроме первого, соединен с третьим входом второй группы И второго элемента И-ИЛИ -НЕ того же триггера и с инверсным выходом вспомогательного триггера предыдущего счетного триггера, второй и третий входы первой группы И первого элемента И-ИЛИ-НЕ вспомогательного, триггера во всех счетных триггерах с нечетными номерами, кроме первого, соединены соответственно с вторым и третьим входами второй группы И второго элемента И-ИЛИ-НЕ того же триггера, отличающеес , тем, что, с целью повьшени  быстродействи , все элементы И-ИЛИ-НЕ основного и вспомогательного триггеров счетных триггеров с четными номерами содержат допол- 50 нительную группу входов И, при этом первые йходы дополнительной группы И первого и второго элементов И-ИЛИ-НЁ основного триггера соединены с выходами второго и первого элементов И-ИЛИ-НЕ того же триггера, первый вход дополнительной группы И первого (второго) элемента И-ИЛИ-НЕ вспомога-. тельного триггера соединен с вторым входом первой группы И того же элеуровень . При этом на выходах элементов И-ИЛИ-НЕ 5 всех счетных триггеров по вл ютс  нулевые логические значени  ,; а на .выходах элементов- И-ИЛИ-НЕ 6 - единичные,кроме того, нулевые значе- 20 ни  по вл ютс  и на выходах элементов И-ИЛИ-НЕ 4 всех счетных триггеров с нечетными номерами, кроме первого. Нулевые значени  на счетном входе 7 и на выходах элементов И-ИЛИЧ1Е 5 вызывают установку единичного значени  на выходе элемента И-ИЛИ-НЕ 3 первого счетного триггера и всех счетных триггеров с четными номерами, что в свою Очередь приводит к по влению нул  на выходах элементов И-ИЛИ-НЕ 4 этих триггеров. В счетных триггерах с-нечетными номерами, кро- . ме первого, по вление единичного значени  на выходе элемента И-ИЛИ-НЕ 3 обусловлено наличием нулевых значений на счетном входе 7 и выходе элемента И-ИЛИ-НЕ 4 этого же триггера. Начальное состо ние установлено.
Врем  установки кода не зависит от числа счетных триггеров и составл ет 4Г, где t - задержка элемента . И-ИЛИ-НЕ.

Claims (1)

  1. Формула изобретени  дб
    40
    .Пересчетное устройство, содержащее триггеры, каждый из которых содержит основной и вспомогательный триггеры, выполненные на двух элементах И-ИЛИ-НЕ, выход первого (второго ) элемента И-ИЛИ-НЕ основного триггера соединен с первыми входами первых групп И вторых (первых) элементов И-ИЛИ-НЕ основного и вспомогательного триггеров данного счетного триггера и  бл етс  инверсным (пр мым) вьгходом основного триггера, в первых и во всех счетных триггерах
    55
    25
    50
    20
    30
    50
    20
    35
    50
    20
    50
    40
    50
    55
    мента i-i выходом второго (первого) апемента И-1 1Ш-ИЕ того же триггера. Первые входы вторых групп И первого и второго элементов И-ИЛ1-МЕ основного триггера во всех счетны х триггерах с нечетными номерами, кроме, первого , соединень соответственно с вы ходом первого и второго элементов вспомогательного триггера того же счетного триггера, вторые входы вторых групп И первого и вто- рого элементов И-ИЛИ-НЕ основного (Вспомогательного) триггера соедине- {Cji в счетных триггерах с четными но- с прлм ш (инверсными) выхо
    дами вспомогательного триггера преды- д:, 1цего счетного триггера, пр мой выход вспомогательного триггера во всех счетных триггерах с четными номерами соединен с-третьими входами вторых групп И элементов И-ИЛИ-НЕ вспомогательного триггера следующего счетного триггера, во всех счетных тригг ерах с .нечетными (чет ными) номерами счетный вход пересчетного устройства соединен с вторыми входами вторых дополнительных групп И элементов И-ИЛИ-НЕ основного и первых групп И элементов И-ИЛИ-НЕ вспомогательного триггеров.
    м It а
    J/ «ЪЕхчошшЕттмасттзахЭЕИсглтгтс т пп.у.Л 1 №а з 1ЯДпци|л.цч 1аас| пни | j
    1 Фа8:2
SU884445604A 1988-06-22 1988-06-22 Пересчетное устройство SU1594684A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884445604A SU1594684A1 (ru) 1988-06-22 1988-06-22 Пересчетное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884445604A SU1594684A1 (ru) 1988-06-22 1988-06-22 Пересчетное устройство

Publications (1)

Publication Number Publication Date
SU1594684A1 true SU1594684A1 (ru) 1990-09-23

Family

ID=21383444

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884445604A SU1594684A1 (ru) 1988-06-22 1988-06-22 Пересчетное устройство

Country Status (1)

Country Link
SU (1) SU1594684A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Автоматное управление асинхронными процессами в ЭВМ и дискретных системах.Под ред.В.И.Варшавского - М.: Наука, 1986, с.364. Авторское свидетельство СССР №.1210220, кл. Н 03 К 23/58, -1984. Авторское свидетельство СССР №. 1525909,., кл. Н 03 К 23/58, 1988. Апериодические автоматы./Под ред.. В.И. Варшавского .-М.:Наука., 1 976, -.208, рис.2.32. *

Similar Documents

Publication Publication Date Title
SU1594684A1 (ru) Пересчетное устройство
SU671034A1 (ru) Делитель частоты импульсов на семь
SU1755366A1 (ru) Генератор последовательности импульсов
SU1363425A1 (ru) Умножитель частоты
SU632069A2 (ru) Устройство синхронизации импульсов
SU570197A1 (ru) Устройство импульсной синхронизации накопител и радиоспектрометра
SU1128378A2 (ru) Устройство дл разделени двух последовательностей импульсов
SU563732A1 (ru) Устройство временной коммутации
RU2007732C1 (ru) Устройство для контроля частоты
SU1089597A2 (ru) Формирователь сигналов синхронизации дл устройства считывани информации
SU811297A1 (ru) Устройство дл выделени св зныхфигуР
SU1320882A1 (ru) Уровнево-интегральный формирователь
SU716141A1 (ru) Формирователь импульсов
SU765970A1 (ru) Четырехтактный распределитель импульсов дл управлени шаговым двигателем
SU1541760A1 (ru) Дискретна лини задержки
SU794627A1 (ru) Датчик случайных равноверо тныхВРЕМЕННыХ иНТЕРВАлОВ
SU1432520A1 (ru) Многоканальное устройство приоритета
SU866751A1 (ru) Делитель частоты следовани импульсов на 2,5
SU1737709A1 (ru) Генератор случайных чисел
SU1045389A1 (ru) Коммутатор каналов
SU1645954A1 (ru) Генератор случайного процесса
SU580648A1 (ru) Реверсивный счетчик импульсов
SU783968A2 (ru) Устройство временного разделени двух импульсных сигналов
SU661745A1 (ru) Формирователь последовательности импульсов
SU1376097A1 (ru) Устройство дл моделировани сетевых графов