SU1587629A1 - Цифровое устройство фазовой автоподстройки частоты - Google Patents

Abstract

Изобретение относитс  к радиотехнике и может быть использовано в устройствах когерентной обработки сигналов при фазоразностной модул ции. Цель изобретени  - повышение быстродействи  при уменьшении динамической ошибки. Устройство содержит фазовый детектор 1, выполненный в виде первого и второго элементов И 2 и 3, реверсивный счетчик 4, блок добавлени -вычитани  (БДВ) 5, делитель частоты 6, ограничитель 7, элемент ИЛИ 8, третий и четвертый элементы И 9 и 10, образующие первый и второй формирователи импульсов, третий формирователь импульсов 11, опорный генератор 12, первый и второй D-триггеры 13 и 14. Реверсивный счетчик 4, выполн   функцию усреднител , вы вл ет преобладающее рассогласование и вырабатывает сигнал управлени  дл  БДВ 5. Последний добавл ет или исключает импульс в последовательность тактовых импульсов, чем достигаетс  смещение фазы выходного напр жени  делител  частоты 6 соответственно в сторону опережени  или отставани . 3 ил.

Description

о jnJTjnJlJnJTjnJTJnjnj Lri n

б | I I IJ I I L

А Г-1ГП

о

.

П

ЛП.

Фиг г

Claims (1)

1. Формула и .з о б р е т е н и я

   Цифровое устройство фазовой автоподстройки частоты, содержащее соединенные последовательно фазовый детектор, выполненный в виде первого и второго элементов II, реверсивный счетчик, блок добавления-вычитания и делитель частоты, а также ограничитель, вход которого является входом устройства, элемент ИЛИ, выход которого соединен с первыми входами первого и . второго элементов И, первый, второй и третий формирователи импульсов и опорный генератор, отличающееся тем, что, с целью повышения быстродействия при уменьшении динамической ошибки, в него введены первый й второй D-триггеры, D-входы которых соединены с выходом опорного генератора, первый и второй формирователи импульсов выполнены в виде третьего и четвертого элементов И, первый и вторые входы которых соединены соответственно с прямым выходом первого D-триггера и инверсным выходом вто1587629 рого D-триггера, прямым выходом второго D-триггера и инверсным выходом первого D-триггера, а выходы третье го д четвертого элементов И соединены соответственно с первым и вторым вхо дами элемента ИЛИ, третий формирова тель импульсов, вход которого соеди нен с выходом опорного генератора, выполнен с тремя выходами, причем первый выход третьего формирователя соединен с третьими входами третьего и четвертого элементов И, второй и третий' выходы третьего формирователя импульсов соединены соответственно с сигнальными входами блока добавления-вычитания и с тактовыми входами первого и второго D-триггеров, а вторые входы первого и второго элементов И подключены к противофазным выходам делителя частоты.

   б _ΓΊ______ГП_____ΓΊ_____ΓΊ_

   6 Г~1_______Γ~Ί ΓΊ _____ г _____I—I Г~1 __ΓΊ_