SU1580582A1

SU1580582A1 - Устройство дл передачи и приема сигналов с фазовой манипул цией

Info

Publication number: SU1580582A1
Application number: SU884385274A
Authority: SU
Inventors: Владимир Александрович Гришин; Виктор Павлович Посохов; Олег Витальевич Радов
Original assignee: Киевское Высшее Военное Инженерное Дважды Краснознаменное Училище Связи Им.М.И.Калинина
Priority date: 1988-02-29
Filing date: 1988-02-29
Publication date: 1990-07-23

Abstract

Изобретение относитс к радиотехнике и может использоватьс дл передачи и приема низкоскоростных сигналов с фазовой манипул цией. Цель изобретени вл етс повышение помехоустойчивости за счет реализации когерентной обработки сигналов и устранени "обратной работы". Устройство содержит на передающей стороне: преобразователькода 1, блок задержки 2, фазовые манипул торы 3,4, сумматор 5, передатчик 6, генераторы опорного сигнала 7,8, блоки устранени скачков 9, 25 и перемножитель 10, на приемной стороне: приемник 11, блок синхронизации 12, перемножитель 13, интеграторы 14, 17, перемножители 15, 16, 18, 19, регенератор 20, генераторы опорного сигнала 21, 22, блоки подстройки фазы 23, 24, блок формировани подставки 26, блок 25 устранени скачков. Предлагаемый метод формировани опорных сигналов с использованием блоков устранени скачков исключает возможность возникновени "обратной работы". 6 ил.

Description

Фие.г

Фиг.З

л

Фиг А

k

в

11 +

+

г J

pffam-rr-n/Н+1+1Л-1-1-1-И-И + 1-И-1-1-1-1 /3|+|+1г|-|-| 1-|-|-И|-|4.|-|Jl I + I 1 I I +

+1 -1 +

+ n+РП

. - | - | + | 4- | 4- | - | П

Фиг-5

Claims

Формула изобретения

Устройство для передачи и приема сигналов с фазовой манипуляцией, содержащее на передающей стороне последовательно соединенные преобразова- эд тель кода, блок задержки, первый фазовый манипулятор, сумматор и передатчик, причем вход преобразователя кода является входом устройства, а выход через второй фазовый манипулятор соединен с вторым входом сумматора, первый генератор опорного сигнала, второй генератор опорного сигнала, выход которого соединен с вторым входом второго фазового манипулятора, на приемной стороне — последовательно соединенные приемник, первый перемножитель, первый интегратор и второй перемножитель, третий перемножитель, вход которого соединен с выходом приемника, а выход - с входом второго интегратора, выход которого подключен к второму входу второго перемножителя, четвертый и пятый перемножители, регенератор, выход которого является выходом устройства, блок синхронизации, вход которого соединен с выходом приемника, а выход - с вторыми входами первого и второго интеграторов, первый генератор опорного сигнала и второй генератор опорного сигнала, выход которого соединен с вторым входом третьего перемножителя, отличающееся тем, что, с целью повышения помехоустойчивости за счет когерентной обработки сигналов и устранения обратной работы, введены на передающей стороне последовательно соединенные блок устранения скачков и перемножитель, причем выход первого генератора соединен с первым входом блока устранения скачков и вторым входом перемножителя, выход которого соединен с вторым входом первого фазового манипулятора, а выход второго генератора опорного сигнала соединен с вторым входом блока устранения скачков, на приемной стороне - первый и второй блоки подстройки фазы, блок устранения скачков и блок формирования подставки, причем выход первого генератора опорного сигнала соединен с первыми входами второго блока устранения скачков и четвертого перемножителя, выход которого подключен к второму входу первого перемножителя и первому входу первого блока подстройки фазы, а второй вход - к выходу второго -блока устранения скачков, выход второго генератора опорного сигнала соединен с вторым входом второго блока устранения скачков и первым входом второго блока подстройки фазы, выход которого подключен к управляющему входу второго, генератора опорного сигнала и первому входу блока формирования подстройки, второй вход которого соединен с управляющим входом третьего генератора опорного сигнала и выходом первого блока подстройки фазы, а выход подключен к первому входу пятого перемножителя, второй вход которого соединен с выходом второго перемножителя, а выход - с входом регенератора, причем выход приемника соединен с вторыми входами первого и второго блоков подстройки фазы, входы синхронизации которых соединены с выходом блока синхронизации.

Фие2

Фиг.З

Фиг.4 '1580582 ·

п.4 fy_f + Ί ₊ I - I _ I _ I |+ | + I 4-1 -_Γ-_Ί-]--] J p -^1+1+1 + 1-1-1-1 + 1+-1 + 1+1-1-1-1-1 у _£ -/31 + 1 + 1 - 1--^.+.J.._-_££l_=l+-l - I -rr~r-1 , t _m -^Ι+Ι-Ι+Γ—Ι + Ι+ Ι- Ι- Ι+Γ+Ι + Ι- Ι- Ί__

Фиг.5

а Г ТТГ - - 1 - -=T^· + + 1 + Ϊ+- ~4ΤΞΞΙ -τη t ίδ te iiO ύ /г| •+Т+- - -ζ-ρτ- + 1 + + 1 - 1 - - 1 - i .-1../ Гт II ⁴¹ ч- ч- + + __L/ -| tj _ ts t? — ts is — tio г Ή + 1 + -- - 1 - 1 + 1 + + - 1 - 1 - - 1 - .-1/ ts *-7 ts д I 1 1 1 _r 1 ? е 1 1 L 1 1 ........1-J j

Фиг. 6