SU1580404A1 - Linear extrapolator - Google Patents

Linear extrapolator Download PDF

Info

Publication number
SU1580404A1
SU1580404A1 SU884618819A SU4618819A SU1580404A1 SU 1580404 A1 SU1580404 A1 SU 1580404A1 SU 884618819 A SU884618819 A SU 884618819A SU 4618819 A SU4618819 A SU 4618819A SU 1580404 A1 SU1580404 A1 SU 1580404A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
integrator
output
operational amplifier
resistor
Prior art date
Application number
SU884618819A
Other languages
Russian (ru)
Inventor
Евгений Владимирович Архангельский
Андрей Аркадьевич Замбржицкий
Нина Алексеевна Муратова
Георгий-Витольд Адамович Свицын
Юрий Николаевич Семенов
Original Assignee
Предприятие П/Я В-8670
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8670 filed Critical Предприятие П/Я В-8670
Priority to SU884618819A priority Critical patent/SU1580404A1/en
Application granted granted Critical
Publication of SU1580404A1 publication Critical patent/SU1580404A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

Изобретение относитс  к вычислительной технике. Цель изобретени  - повышение точности и помехозащищенности достигаетс  за счет поочередной работы двух экстраполирующих каналов, подключаемых к входу и выходу с помощью переключателей. Каждый канал содержит запоминающий элемент и периодически подключаемый к нему интегратор со сбросом. 1 ил.The invention relates to computing. The purpose of the invention is to improve the accuracy and noise immunity due to the successive operation of two extrapolating channels connected to the input and output using switches. Each channel contains a storage element and an integrator periodically connected to it with a reset. 1 il.

Description

Изобретение относитс  к аналоговой вычислительной технике.This invention relates to analog computing.

Цель изобретени  - повышение точности и помехозащищенности.The purpose of the invention is to improve the accuracy and noise immunity.

На чертеже представлена схема экстрапол тора.The drawing shows an extrapolator scheme.

Линейный экстрапол тор содержит шину 1 тактовых импульсов, первый и второй переключатели 2 и 3, интеграторы 4 и 5, запоминающие элементы 6 и 7 и зар дный резистор 8. Интеграторы содержат операционные усилители 9 к 10, интегрирующие конденсаторы 11 и 12, разр дные резисторы 13 и 14, коммутирующие элементы 15 и 16, входные масштабирующие резисторы 17 и 18. Запоминающие элементы содержат повторители 19 и 20 и запоминающие конденсаторы 21 и 22.Linear extrapolator contains bus 1 clock, first and second switches 2 and 3, integrators 4 and 5, storage elements 6 and 7 and charging resistor 8. Integrators contain 9 to 10 operational amplifiers, integrating capacitors 11 and 12, and discharge resistors 13 and 14, the switching elements 15 and 16, the input scaling resistors 17 and 18. The storage elements comprise repeaters 19 and 20 and storage capacitors 21 and 22.

Экстрапол тор работает следующим образом.Extrapolator works as follows.

На шину 1 поступает последовательность пр моугольных импульсов (ме-т андр), при этом переключатели 2 и 3Bus 1 receives a sequence of rectangular pulses (M-Andr), with switches 2 and 3

и коммутирующие элементы 15 и 16 коммутируютс  таким образом, что интеграторы поочередно в течение соответствующего лолутакта формируют отрезок линейной функции. Начальное значение отрезка соответствует последнему значению ступенчатого входного сигнала, измен ющегос  в тактовые моменты времени, а наклон определ етс  разностью последнего и предпоследнего значений входного сигнала. Когда запоминающий элемент 6 и интегратор 4 формируют очередной кусок выходного сигнала, интегратор 5 разр жаетс , а запоминающий элемент 7 фиксирует значение входного сигнала. В следующий полутакт выходной сигнал формируетс  интегратором 5.and the switching elements 15 and 16 are switched in such a way that the integrators alternately form a segment of a linear function during the corresponding lactact. The initial value of the segment corresponds to the last value of the step input signal, which changes at the clock points in time, and the slope is determined by the difference between the last and the penultimate values of the input signal. When the storage element 6 and the integrator 4 form the next piece of the output signal, the integrator 5 is discharged, and the storage element 7 fixes the value of the input signal. In the next half-cycle, the output signal is generated by the integrator 5.

За счет поочередной работы двух экстраполирующих каналов и сокращени  числа активных элементов практически исключены разрывы выходного сигнала и повышена помехозащищенность устройства.Due to the successive operation of two extrapolation channels and a reduction in the number of active elements, the output signal discontinuities are almost eliminated and the device noise immunity is enhanced.

(Л(L

елate

0000

оabout

Јь ОО About

ёъyy

ТозToz

Claims (1)

Формула изобретенияClaim Линейный экстраполятор, содержащий первый запоминающий элемент и первый интегратор, выполненный на операционном усилителе с входным масштабирующим резистором, интегрирующим конденсатором, включенным между инвертирующим входом и выходом операционного усилитёля, и с разрядной цепью, содержащей разрядный резистор и коммутирующий элемент, подвижный контакт которого сбединен с инвертирующим входом операционного усилителя, а замыкающий >5 контакт через разрядный резистор с выходом операционного усилителя, отличающийся тем, что, с,целью повышения точности и помехозащищенности, в него дополнительно 20 введены второй запоминающий элемент, второй интегратор, два переключателя и зарядный резистор, каждый запоминающий элемент содержит запоминающий конденсатор, первая обкладка которого 25 соединена с шиной нулевого потенциала, и' повторитель, вход которого соединен с второй обкладкой запоминающего конденсатора, информационный вход устройства соединен с неинвертируюшими входами операционных усилителей первого и второго интеграторов и через зарядный резистор с подвижным контактом первого переключателя, замыкающий и размыкающий контакты которого соединены с входами повторителей соответственно первого и второго запоминающих элементов, выход повторителя первого запоминающего элемента соединен через входной масштабирующий резистор первого интегратора с размыкающим контактом коммутирующего элемента первого интегратора, выход повторителя второго запоминающего элемента соединен через входной масштабирующий резистор второго интегратора с замыкающим контактом его коммутирующего элемента, при этом во втором интеграторе инвертирующий вход операционного усилителя соединен с подвижным контактом коммутирующего элемента, размыкающий контакт которого через разрядный резистор соединен с выходом операционного усилителя, выходы первого и второго и интеграторов соединены соответственно с размыкающим и замыкающим контактами второго переключателя, подвижный контакт которого соединен с выходом экстраполятора, вход тактовых импульсов устройства соединен с управляющими входами первого и второго переключателей и коммутирующих элементов интеграторов .A linear extrapolator containing a first storage element and a first integrator made on an operational amplifier with an input scaling resistor, an integrating capacitor connected between the inverting input and the output of the operational amplifier, and with a discharge circuit containing a discharge resistor and a switching element, the movable contact of which is disconnected from the inverting the input of the operational amplifier, and the closing> 5 contact through the discharge resistor with the output of the operational amplifier, characterized in that, with, the purpose of improve the accuracy and noise immunity, it further 2 0 administered a second storage element, a second integrator, two switches and a charging resistor, each storage element comprises a storage capacitor, a first plate of which 25 is connected to the bus zero potential, and 'follower whose input is connected to the second storage capacitor plate, the information input of the device is connected to the non-inverting inputs of the operational amplifiers of the first and second integrators and through a charging resistor with a movable con the tact of the first switch, the closing and opening contacts of which are connected to the inputs of the repeaters of the first and second storage elements, the output of the follower of the first storage element is connected through the input scaling resistor of the first integrator to the opening contact of the switching element of the first integrator, the output of the follower of the second storage element is connected through the input scaling resistor the second integrator with the closing contact of its switching element, while in the WTO the rum integrator, the inverting input of the operational amplifier is connected to the movable contact of the switching element, the opening contact of which through the discharge resistor is connected to the output of the operational amplifier, the outputs of the first and second and integrators are connected respectively to the opening and closing contacts of the second switch, the movable contact of which is connected to the output of the extrapolator, the input clock pulses of the device is connected to the control inputs of the first and second switches and switching elements integ rtors.
SU884618819A 1988-12-09 1988-12-09 Linear extrapolator SU1580404A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884618819A SU1580404A1 (en) 1988-12-09 1988-12-09 Linear extrapolator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884618819A SU1580404A1 (en) 1988-12-09 1988-12-09 Linear extrapolator

Publications (1)

Publication Number Publication Date
SU1580404A1 true SU1580404A1 (en) 1990-07-23

Family

ID=21414528

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884618819A SU1580404A1 (en) 1988-12-09 1988-12-09 Linear extrapolator

Country Status (1)

Country Link
SU (1) SU1580404A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 698012, кл. G 06 G 7/30, 1978. Кузин Л.Т. Расчет и проектирование дискретных систем управлени . - М.: Машиностроение, 1962. *

Similar Documents

Publication Publication Date Title
JPH056688A (en) Sample and hold circuit
GB2201057A (en) Multi-slope analogue to digital converters
SU1580404A1 (en) Linear extrapolator
US4371850A (en) High accuracy delta modulator
KR850007721A (en) Signal comparator and method and limiter and signal processor
US4296392A (en) Switched capacitor bilinear resistors
SU830417A1 (en) Sine converter
US4425553A (en) Low frequency pulse generator apparatus
SU1764063A1 (en) Integrator
SU1476494A1 (en) Discrete integrator
SU1072101A1 (en) Analog storage
RU2060586C1 (en) Voltage-to-time-space changer
SU748854A1 (en) Pulsed phase detector
SU758177A1 (en) Device for computing relative difference of two dc voltages
JP3036561B2 (en) A / D converter
SU1112373A1 (en) Device for taking logarithm of signal ratio
SU1674180A1 (en) Integrator with zeroing
SU1201853A1 (en) Device for integrating signal
SU421939A1 (en) DIGITAL MEASURING BRIDGE
SU627587A1 (en) Analogue-digital integrator
SU480025A1 (en) Converter of the ratio of two voltages to the time interval
SU1635222A1 (en) Analog memory
SU1410274A1 (en) Integrating a-d converter
SU1166144A1 (en) Device for integrating d.c.
SU1108369A1 (en) Analog-digital converter of resistance