SU1575291A1

SU1575291A1 - Усилитель мощности

Info

Publication number: SU1575291A1
Application number: SU884399170A
Authority: SU
Inventors: Василий Александрович Попов; Виктор Валентинович Попов
Original assignee: Минский радиотехнический институт
Priority date: 1988-03-29
Filing date: 1988-03-29
Publication date: 1990-06-30

Abstract

Изобретение относитс к радиотехнике. Цель изобретени - снижение нелинейных искажений. В сумматор-интегратор 2 поступают два сигнала, один из которых пропорционален мощности сигнала на выходе усилител (т.е. желаемой мощности), второй - пропорционален мощности сигнала, поступающего на вход фильтра 9 нижних частот. Эти два сигнала разной пол рности. При достижении на выходе сумматора-интегратора 2 нулевого напр жени на выходе дискриминатора 3 по вл етс короткий импульс

формирование импульса на выходе распределител 4 импульсов заканчиваетс . Т.о. формирование ШИ-последовательности производитс по минимуму среднеквадратической ошибки между желаемым выходным и ШИ-сигналом. Изменение нагрузки 10 не влечет за собой пропорционального изменени тока нагрузки, ток сохран ет свое первоначальное значение. Это обеспечиваетс цепью обратной св зи:датчик 14 тока, второй аналоговый перемножитель 13. В усилителе мощности реализуетс как режим усилител тока, так и режим усилени напр жени . 1 ил.

Description

СОЮЗ СОВЕТСНИХ социалистических

РЕСПУБЛИН „„SU,,,, 1575291 А1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(21) 4399170/24-09 (22) 29.03.88 (46) 30.06.90. Бюл. № 24 - (71) Минский радиотехнический институт (72) В.А.Попов и В.В.Попов (53) 621.375.026 (088.8) (56) Авторское свидетельство СССР № 1020974, кл. Н 03 F 3/217, 30.04.84.

(54) УСИЛИТЕЛЬ МОЩНОСТИ (57) Изобретение относится к радиотехнике. Цель изобретения - снижение нелинейных искажений. В сумматор-интегратор 2 поступают два сигнала, один из которых пропорционален мощности сигнала на выходе усилителя (т.е. желаемой мощности), другой пропорционален мощности сигнала, пос- купающего на вход фильтра 9 нижних частот. Эти два сигнала разной полярности. При достижении на выходе сумматора-интеграторё 2 нулевого напряжения на выходе дискриминатора 3 появляется короткий импульс; формирование импульса на выходе распределителя 4 импульсов заканчивается. Т.о. формирование ШИ-последовательности производится по минимуму среднеквадратической ошибки между желаемым выходным сигналом и ШИ-сигналом. Изменение нагрузки 10 не влечет за собой пропорционального изменения тока нагрузки, ток сохраняет свое первоначальное значение. Это обеспечивается цепью обратной связи датчик 14 тока - второй аналоговый перемножитель 13. В усилителе мощности реализуется как режим усилителя, тока, так и режим усиления напряжения. 1 ил.

Изобретение относится д радиотехнике и может быть использовано в уси' лителях мощности низкой частоты, а также в импульсных стабилизаторах напряжения или тока.

Цель изобретения - снижение нелинейных искажений..

На чертеже представлена структурная электрическая схема усилителя мощности.

Усилитель мощности содержит источник 1 входного сигнала, сумматоринтегратор 2, дискриминатор 3, распределитель 4 импульсов, инвертор 5, два DRS-триггера би 7, выходной усилительный каскад 8, фильтр 9 нижних частот, нагрузку 10, генератор 11 тактовых импульсов, первый и второй аналоговые перемножители 12 и 13, датчик. 14 тока, первый и второй элементы 15 и 16 совпадения и детектор 17 нуля.

Усилитель мощности работает следующим образом.

Предположим, что на выходе источника 1 входного сигнала - линейновозрастающее напряжение, которое поступает на один вход первого аналогового перемножителя 12 и на вход детектора 17 нуля. На второй вход первого аналогового перемножителя 12 поступает сигнал с выхода фильтра 9 нижних частот, который находится в противофазе с входным сигналом.

Если'величина нагрузки неизменна, то сигнал на выходе первого аналогового перемножителя 12 пропорционален мощности сигнала на выходе усилителя мощности. Это справедливо при предположении, что входной сигнал усиливается без искажений, т.е. имеется точное соответствие формы сигнала на входе и на выходе усилителя мощности. Далее сигнал с выхода первого аналогового перемножителя 12 поступает на первый вход сумматора-интегратора 2. При этом на второй вход сумматора-интегратора 2 поступает сигнал с выхода второго аналогового перемножителя 13, на входы которого поступают сигналы с выхода выходного усилительного каскада 8 и с датчика 14 выходного тока. Сигнал на выходе второго аналогового перемножителя 13 пропорционален мощности сигнала на выходе выходного усилительного каскада 8. ' _

Таким образом в сумматор-интегратор 2 поступают два сигнала, один из которых пропорционален мощности сигнала на выходе усилителя (т.е. желаемой мощности), другой пропорционален мощности сигнала, поступающего на вход фильтра 9 нижних частот. Эти два сигнала имеют разную полярность. На выходе сумматора-интегратора 2 формируется разность интегралов двух сигналов. При этом сигнал с выхода первого аналогового перемножителя 12 заряжает емкость сумматора-интегратора 2, а сигнал с второго аналогового перемножителя 13 разряжает емкость сумматора-интегратора 2. При достижении на выходе сумматора-интегратора 2 нулевого напряжения на выходе дискриминатора 3 появляется короткий отрицательный импульс, формирование импульса на выходе распределителя 4 импульсов заканчивается, напряжение на выходе сумматора-интегратора 2 становится равным нулю; на выходе сумматора-интегратора 2 напряжение начинает возрастать, и весь процесс повторяется с учетом изменения входных и выходных напряжений и токов.

Элементы 15 и 16 совпадения распределяют импульсы с выхода дискрими?натора 3 на DRS-триггеры 6 и 7 в зависимости от полярности входного сигнала . Начало широтно-модулированного импульса определяется синхроимдульсом с выхода генератора 11 тактовых импульсов, а конец - по импульсу с выхода дискриминатора 3. Таким образом, формирование широтноимпульсной последовательности производится по равенству мощностей сигналов на входе и выходе фильтра 9 нижних частот . на тактовом промежутке времени, т.е., по минимуму среднеквадратической ошибки между желаемым выходным и широтно-импульсным сигналами.

Допустим, сопротивление нагрузки 10 уменьшилось. При этом ток нагрузки начинает увеличиваться уже в пределах тактового промежутка, напряжение в течение тактового промежутка практически не изменяется, а следовательно, не изменяется и напряжение на выходе первого аналогового перемножителя 12. Напряжение с выхода датчика 14 тока увеличивается, соответственно, увеличивается напряфильтр нижних частот, выход которого подключен к нагрузке, а также генератор тактовых импульсов, выход кото1575291 жение на выходе второго аналогового перемножителя 13. При этом напряжение на выходе сумматора-интегратора 2 убывает быстрее и импульс напряжения на выходе распределителя 4 импульсов оканчивается реньше.

Напряжение на выходе усилителя уменьшается, а следовательно, ток нагрузки также уменьшается. Таким образом, изменение величины нагрузки 10 не влечет за собой пропорционального изменения тока нагрузки, ток стремится сохранить свое первоначальное значение.. Управление током нагрузки производится с помощью напряжения входного сигнала, т.е. в данном случае реализован усилитель тока. В предлагаемом устройстве легко реализовать и режим усилителя напряжения. Для этого достаточно на второй вход первого и второго аналоговых перемножителей 12 и 13 подать постоянный потенциал. При этом работа устройства принципиально, не отличается от описанной работы усилителя мощности.

Claims

Формула Изобретения

Усилитель мощности, содержащий последовательно соединенные сумматоринтегратор, дискриминатор, распределитель импульсов, выполненный на инверторе и двух DRS-триггерах, выходы которых являются выходами распределителя импульсов, а синхровходы обоих DRS-триггер.ов являются вторым входом распределителя импульсов, и выходной усилительный каскад, рого соединен с вторым входом распределителя импульсов, отличающийся тем, что, с целью снижения нелинейных искажений, в него введены первый и второй аналоговые перемножители, датчик тока, включенный между выходом выходного усилительного каскада и входом фильтра нижних частот, два элемента совпадения и детектор нуля, вход которого соединен

15 с ,первым входом первого аналогового перемножителя, второй вход которого соединен с нагрузкой, а его выход с первым входом сумматора-интегратора, первый и второй входы второго

20 аналогового перемножителя подключены соответственно к выходу выходного усилительного каскада и выходу датчика тока, а выход второго аналогового перемножителя подключен к второму

25 входу сумматора-интегратора, причем первые входы элементов совпадения объединены и являются первым входом распределителя импульсов, второй вход первого элемента совпадения и
2Q вход инвертора подключены к .выходу детектора нуля и являются управляющим входом распределителя импульсов, выход инвертора соединен с вторым входом второго элемента совпадения, а выход каждого элемента.совпа35 дения подключен к объединенным D- и R-входам соответствующего DRS-триггера.