SU1550579A1 - Method of shaping full-select currents in transformer decoders - Google Patents
Method of shaping full-select currents in transformer decoders Download PDFInfo
- Publication number
- SU1550579A1 SU1550579A1 SU874339128A SU4339128A SU1550579A1 SU 1550579 A1 SU1550579 A1 SU 1550579A1 SU 874339128 A SU874339128 A SU 874339128A SU 4339128 A SU4339128 A SU 4339128A SU 1550579 A1 SU1550579 A1 SU 1550579A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transformer
- windings
- speed
- decoders
- state committee
- Prior art date
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при построении запоминающих устройств на магнитных элементах. Целью изобретени вл етс уменьшение потребл емой мощности дешифратора и увеличение быстродействи способа. Дл этого прикладывают импульсы напр жени по входным обмоткам всех трансформаторов, кроме выбранного, и в этот момент уменьшают индуктивность выбранного трансформатора путем шунтировани одной из его обмоток. 1 ил.The invention relates to computing and can be used in the construction of storage devices on magnetic elements. The aim of the invention is to reduce the power consumption of the decoder and increase the speed of the method. For this purpose, voltage pulses are applied across the input windings of all transformers except the selected one, and at this point the inductance of the selected transformer is reduced by shunting one of its windings. 1 il.
Description
Изобретение относ тс к вычислительной технике и может быть использовано при построении запоминающих устройств на маггитных злементзх.The invention relates to computing and can be used in the construction of storage devices on maggitnyh elements.
Целью изобретени вл етс уменьшение потребл емой мощности дешифратора и увеличение быстродействи способа.The aim of the invention is to reduce the power consumption of the decoder and increase the speed of the method.
Ка чертеже изображена принципиальна схема устройства, реализующего предлагаемый способаA drawing is a schematic diagram of a device implementing the proposed method.
В соответствии с предлагаемым способом формирование токов выборки з трансформаторных дешифраторах осу-., ществл ют следующим образомIn accordance with the proposed method, current sampling from transformer decoders is carried out as follows.
Прикладывают импульсы напр жений к входным обмоткам всех трансформа- тороз, кроме выбранього, и в этот момент уменьшают индуктивность выбранного трансформатора путем шунтировани одной из его обмоток,Voltage impulses are applied to the input windings of all transformer – tori except for the selected one, and at this moment the inductance of the selected transformer is reduced by shunting one of its windings,
Трансформаторный дешифратор„ предназначенный дл реализации способа , содержит трансформаторы каждый из которых имеет входную обмотку 2,,2П, между концами которой включен ключ ,, и выходную обмотку , один конец которой под- ключей к шине 59 а другой через резистор б з-б (1- к шине 7еTransformer decoder “designed to implement the method contains transformers each of which has an input winding 2,, 2P, between the ends of which includes a key ,, and an output winding, one end of which is connected to bus 59 and the other through a resistor bz-b 1- to 7e bus
Трансформаторный дешифратор ра- ботаот следующим образом.Transformer decoder works as follows.
Прикладывают импульсы напр жени к входным обмоткам h к за- мыкакзт 3 (сма чертеж) , шунтиру обмотку 2ji.Voltage pulses are applied to the input windings h to loops 3 (sm drawing), shunt winding 2ji.
Напр жение Uy трансформируемое в выходные обмотки 4 „ 49,...4Jl, создает в них токи 1, которые, замыка сь через выбранную обмотку 4 и резистор 6$3 создают в них ток на- грузт й. 1,г, величиной 1Н I (n-1)eThe voltage Uy transformed into the output windings 4 ± 49, ... 4Jl, creates currents 1 in them, which, closing through the selected winding 4 and the resistor 6 $ 3, create a load current in them. 1, g, the value of 1H I (n-1) e
ИЕВЧYEVCH
D1D1
сдsd
JJ
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU874339128A SU1550579A1 (en) | 1987-12-07 | 1987-12-07 | Method of shaping full-select currents in transformer decoders |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU874339128A SU1550579A1 (en) | 1987-12-07 | 1987-12-07 | Method of shaping full-select currents in transformer decoders |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1550579A1 true SU1550579A1 (en) | 1990-03-15 |
Family
ID=21340513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU874339128A SU1550579A1 (en) | 1987-12-07 | 1987-12-07 | Method of shaping full-select currents in transformer decoders |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1550579A1 (en) |
-
1987
- 1987-12-07 SU SU874339128A patent/SU1550579A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Вопросы радиоэлектроники, сер. VII, вып. 6,1963, с. 49-58. Авторское свидетельство СССР № 482885, кл. Н 03 К 13/00, 1974, * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1550579A1 (en) | Method of shaping full-select currents in transformer decoders | |
| ATE230525T1 (en) | DEVICE FOR LIMITING THE RATE OF CHANGE OF CURRENTS AND VOLTAGE BETWEEN LINES OR WITH RESPECT TO THE EARTH POTENTIAL AND USE OF THE SAME | |
| KR960701503A (en) | DC / DC converter | |
| SU1394249A1 (en) | Power smoothing reactor of gate converter | |
| SU1293804A2 (en) | Rectifier three-phase converter | |
| SU688969A1 (en) | Single-phase to three-phase voltage converter | |
| SU1352591A1 (en) | Voltage converter | |
| SU1086469A2 (en) | Converter transformer | |
| SU705648A1 (en) | Blocking generator | |
| SU1249668A1 (en) | One-step d.c.voltage converter | |
| SU657420A1 (en) | Stabilized dc voltage source | |
| SU819802A1 (en) | Stabilized dc voltage converter | |
| SU1631617A1 (en) | Three-phasse voltage regulator | |
| SU1665348A1 (en) | Device for regulation of ac voltage | |
| SU1285450A1 (en) | Ferroresonance voltage stabilizer | |
| SU920985A1 (en) | Stabilized dc voltage converter | |
| SU1131016A1 (en) | Device for adjusting static converter | |
| SU1539919A1 (en) | Device for attenuation of ac harmonics at input of single-phase rectifier | |
| SU76671A1 (en) | Frequency conversion device | |
| SU944006A1 (en) | Device for control of series-connected thyristors | |
| RU2038683C1 (en) | D c c voltage source | |
| SU936287A1 (en) | One-cycle dc voltage converter | |
| SU1319205A1 (en) | Bridge power source | |
| JPS57196509A (en) | Transformer for switching regulator | |
| SU1494055A1 (en) | Variable reactor |