SU1548861A1 - Устройство дл приема телеграфных сообщений - Google Patents

Abstract

Изобретение относитс  к радиотехнике. Цель изобретени  - повышение верности приема. Устройство содержит приемник 1 стартстопных сигналов, формирователь 2 тактовых последовательностей, элемент ИЛИ 3, печатающий блок 4, блок преобразовани  и контрол  (БПК) 5, блок пам ти (БП) 6, ключи 7 и 8, триггер 9 и блок 10 запуска. Дл  вывода информации, хран щейс  в БП 6, на печать включают блок 10 запуска, по сигналу с которого срабатывает триггер 9, закрывающий ключ 7 и открывающий ключ 8. Из печатающего блока 4 через ключ 8 поступает сигнал готовности к приему информации в БП 6. По этому сигналу хран ща с  в БП 6 информаци  через элемент ИЛИ 3 считываетс  в печатающий блок 4, который дешифрует комбинации телеграфного кода и отпечатывает мозаичным способом телеграфные знаки. Устройство по п. 2 ф-лы отличаетс  выполнением БПК 5. 1 з.п. ф-лы, 2 ил.

Description

2

00 00

о

Фиг.1

Изобретение относитс  к радиотехнике и может использоватьс  в телеграфных сет х дл  приема формализованной информации и автоматического восстановлени  из нее исходной информации .

Цель изобретени  - повышение верности приема.

На фиг,1 представлена структурна  электрическа  схема устройства; на фиг.2 - схема блока преобразовани  и контрол 

Устройство дл  приема телеграфных сообщений содержит (фиг.1) приемник 1 стартстопных сигналов формирователь 2 тактовых последовательностей , элемент ИЛИ 3, печатающий блок 4, блок 5 преобразовани  и контрол , блок 6 пам ти, первый 7 и второй 8 ключи, триггер 9, блок 10 запуска.

Блок 5 преобразовани  и контрол  содержит (фиг.2) дешифратор 11, первый 12 и второй 13 элементы И, преоб- разователь 14 телеграфного кода в двоичный код, анализатор 15 сигнала, первый 16 и второй 17 накопители, элемент ИЛИ 18.

Устройство работает следующим образом.

В зависимости от скорости телеграфировани  (50-1200 Бод) формирователь 2 тактовых последовательностей создает соответствующую последователь- ность импульсов дл  согласованной работы всех блоков устройства. С выхода формировател  2 тактова  последовательность импульсов поступает в приемник 1, блок 5 преобразовани  и контрол , блок 6 пам ти.

На вход приемника 1 из канала св зи поступает информаци  в виде последовательного телеграфного кода. Приемник 1 принимает стартстопные сигна- лы и преобразует их из последовательного кода в параллельный. По сигналу готовности к приему информации, поступающему на приемник 1 из печатающего блока 4 через первый открытый ключ 7, с выхода приемника 1 информаци  считываетс  в параллельном коде через элемент ИЛИ 3 в печатающий бло 4, который дешифрует параллельный код и отпечатывает телеграфные знаки мозаичным способом.

Одновременно с выхода приемника 1 информаци  в параллельном коде поступает в блок 5 преобразовани  и контрл , а именно на вход дешифратора 11 (ф иг.2). В случае приема формализованного телеграфного сообщени , начало которого обозначаетс  соответствующей опознавательной группой, дешифратор 11 выдел ет опознавательную группу, после чего при каждое поступлении на дешифратор 11 телеграфного знака, кроме служебных (Перевод строки, Возврат каретки, Пробел, Циф, Рус), на его выходе по вл етс  сигнал Лог.1, который открывает первый 12 и второй 13 элементы И.

В этом случае комбинаци  телеграфного знака, соответствующа  цифре в формализованном сообщении, поступает на вход преобразовател  14 телеграфного кода в двоичный код и в первый 16 и второй 17 накопители. В преобразователе 14 код телеграфных знаков, соответствующих информационно-проверочным группам формализованного сообщени , преобразуетс  в че тырехраз рдный двоичный код, который по сигналу готовности к приему информации , поступающему из печатающег блока 4, через открытый первый элемент И 12 считываетс  в анализатор 15, Согласованна  работа блоков обеспечиваетс  за счет подачи от формировател  2 тактовых последовательностей на анализатор 15 и первый 16 и второй 17 накопители соответствующих тактовых импульсов. , Благодар  этому анализатор 15 Iподключает к выходу второго элемента И 13 один из накопителей, например первый накопитель 16, в режиме записи информации, записывает в него в виде битов информацию об элементах (0,1)-матрицы, подсчитывает число единиц в первых трех двоичных числах каждой информационно-проверочной четырехзначной группы и сравнивает полученное число с последним четвертым числом этой группы. В зависимости от результата сравнени  информаци  в виде одного бита с выхода анализатора 15 поступает также в первый накопитель 16, в котором хранитс . Одновременно по сигналу, поступающему от анализатора 15, в первый накопитель 16 записываютс  без преобразовани  последние телеграфные знаки четырехзначных информационно-проверочных групп, а также все знаки проверочных групп формали5

чованниго сообщени , поступающие с выхода приемника I через второй элемент И 13.

При приеме последней проверочной группы формализованного сообщени  с анализатора 15 посредством первого накопител  I6 через элемент ИЛИ 18 в блок 6 пам ти записываютс  две комбинации служебных знаков Возврат каретки и комбинаци  знака Циф. После этого анализатор 15 отключает первый накопитель 16 от выхода второго элемента И 13, устанавливает его в режим считывани  информации и подключает к выходу второго элемента И 13 второй накопитель 17 в режиме записи информации, в котором аналогичным образом накапливаетс  информаци  от второго повтора текста формализованного сообщени .

После записи в блок 6 пам ти первого знака на его выходе по вл етс  сигнал, свидетельствующий о готовности к приему следующего знака. По этому сигналу, поступающему в первьй накопитель 16, информаци  об элементах рабочего пол  перфокарты в первом накопителе 16 преобразуетс  к виду, удобному дл  представлени  перфокарты на бланке, затем в виде телеграфных знаков + и Пробел , соответствующих единичному и нулевому биту (О ,1)-матрицы, построчно считываетс  в блок 6 с выхода первого накопител  16 через элементы ИЛИ 18.

После регистрации в блоке 6 пам ти информации о первой строке (0,1)- матрицы из первого накопител  16 в блок 6 поступает комбинаци  телеграфного знака Пробел, телеграфный знак формализованного сообщени , содержащий информацию о количестве единичных бит в данной строке (0,1)-матрицы, и телеграфный знак Возврат каретки. Аналогичным образом регистрируетс  в блок 6 информаци  об остальных строках (0,1)- матрицы.

После записи в блок 6 информации 9 последней строке (0 ,1) -матрицы из первого накопител  16 в блок 6 записываютс  комбинации телеграфных знаков формализованного сообщени , содержащих информацию о количестве единиц в каждом столбце (0,1 матрицы , в пор дке следовани  столбцов, телеграфный знак Пробел, три знака сообщени , содержащих информацию

488616

о количестве единиц но всей (0,1)- матрипе, и телеграфный знак Возврат каретки.

В заключение в блок 6 из первого накопител  16 записываютс  телеграфные знаки + (-) или Пробел, соответствующие результату сравнени  знаков формализованного сообщени ,

Q содержащих информацию о количестве единиц в каждом столбце (0,1)-матрицы , с числом единичных бит, полученным из прин той информации. При этом, если результат сравнени  отклон етс 

jr в большую или меньшую сторону, в блок 6 записываетс  + или - соответственно и знак Пробел - в остальных случа х.

После накоплени  информации во вто20 ром накопителе I7 при приеме второго повтора текста формализованного сообщени  второй накопитель 17 по сигналу с анализатора 15 отключаетс  от выхода второго элемента И 13, перево25 дитс  в режим считывани  информации, а первый накопитель 16,  вл ющийс  уже свободным к этому времени, подключаетс  к выходу второго элемента И I3 и переводитс  в режим записи. Инфор30 маци  из второго накопител  17 в блок 6 считываетс  аналогично. Запись информации в блок 6 поочередно из первого 16 и второго 17 накопителей осуществл етс  до тех пор, пока на

,s дешифратор 11 не поступит группа, определ юща  конец сообщени .

При поступлении на дешифратор 11 опознавательной группы, соответствующей концу формализованного сообщени ,

4Q последний выдел ет ее и на его выходе устанавливаетс  сигнал Лог. О. Этим сигналом закрываютс  первый 12 и второй 13 элементы И, в результате чего блок 5 преобразовани  и контрол  от-

45 ключаетс  от выхода приемника 1 и приводитс  в начальное состо ние.

Дл  вывода информации, хран щейс  в блоке 6, на печать включают блок 10, по сигналу с которого срабатывает

50 триггер 9. На инверсном выходе триггера 9 устанавливаетс  сигнал Лог.О. При наличии этого сигнала первый ключ 7 закрываетс . На пр мом выходе триггера 9 устанавливаетс  сигнал

5 Лог.1, по которому открываетс  второй ключ 8. Из печатающего блока 4 через второй ключ 8 поступает сигнал готовности к приему информации в блок 6. По этому сигналу хран ща с 

в блоке 6 информаци  через элемент Ш1И 3 считываетс  в печатающий блок 4, который дешифрует комбинации телеграфного кода и отпечатывает мозаичным способом телеграфные знаки.

15

20

Claims (2)

1.Устройстзо дл  приема телеграф- JQ ных сообщений, содержащее блок пам ти , печатающий блок и последовательно соединенные формирователь тактовых последовательностей и приемник стартстопных сигналов, информационный вход которого  вл етс  информационным входом устройства, отличающее с  тем что, с целью повышени  верности приема, введены два ключа, элемент ИЛИ, блок преобразовани  и контрол  и последовательно соединенные блок запуска и триггер , пр мой и инверсный выходы которого подключены соответственно к управл ющим входам первого и второго ключей, сигнальные входы которых соединены с выходом печатающего блока , к входу которого подключен выход элемента ИЛИ, и с первым входом .блока преобразовани  и контрол , второй 30 вход и выход которого соединены соответственно с первым выходом и сигнальным входом блока пам ти, управл ющий вход и второй выход которого соединены соответственно с выходом второго ключа и с первым входом эле мента ИЛИ, второй вход которого соединен с выходом приемника стартстопных сигналов, который подключен к третьему входу блока преобразовани  Q

15488618

и контрол , при этом выход первого ключа соединен с управл ющим входом приемника старстопных сигналов, а выход формировател  тактовых последовательностей подключен к тактовым входам блока пам ти и блока преобразовани . и контрол .

25

35

2.Устройство по п.1„ отличающеес  тем, что блок преобразовани  и контрол  содержит дешифратор, два элемента И, элемент ИЛИ, два накопител  и последовательно соединенные преобразователь телеграфного кода в двоичный код и анализатор сигнала, выходы которого подключены к первым входам накопителей, выходы которых соединены с входами элемента ИЛИ, выход которого  вл етс  выходом блока преобразовани  и контрол , первым входом которого  вл етс  первый вход первого элемента И, второй вход и выход которого соединены соответственно с выходом дешифратора, который подключен к второму входу второго элемента И, и с вторым входом анализатора сигнала, третий вход которого  вл етс  тактовым входом блока преобразовани  и контрол  и соединен с вторыми входами накопителей, третьи входы которых соединены с входом преобразовател  телеграфного кода в двоичный код и с выходом второго элемента И, первый вход которого соединен с входом дешифратора и  вл етс  третьим входом блока преобразовани  и контрол , вторым входом которого  вл ютс  четвертые входы накопителей.

5

0

Q 30 Q

25

35

2.Устройство по п.1„ отличающеес  тем, что блок преобразовани  и контрол  содержит дешифратор, два элемента И, элемент ИЛИ, два накопител  и последовательно соединенные преобразователь телеграфного кода в двоичный код и анализатор сигнала, выходы которого подключены к первым входам накопителей, выходы которых соединены с входами элемента ИЛИ, выход которого  вл етс  выходом блока преобразовани  и контрол , первым входом которого  вл етс  первый вход первого элемента И, второй вход и выход которого соединены соответственно с выходом дешифратора, который подключен к второму входу второго элемента И, и с вторым входом анализатора сигнала, третий вход которого  вл етс  тактовым входом блока преобразовани  и контрол  и соединен с вторыми входами накопителей, третьи входы которых соединены с входом преобразовател  телеграфного кода в двоичный код и с выходом второго элемента И, первый вход которого соединен с входом дешифратора и  вл етс  третьим входом блока преобразовани  и контрол , вторым входом которого  вл ютс  четвертые входы накопителей.

Фиг. г