SU1548792A1 - Device for diagnostics of multiprocessor computing complex - Google Patents

Device for diagnostics of multiprocessor computing complex Download PDF

Info

Publication number
SU1548792A1
SU1548792A1 SU884466348A SU4466348A SU1548792A1 SU 1548792 A1 SU1548792 A1 SU 1548792A1 SU 884466348 A SU884466348 A SU 884466348A SU 4466348 A SU4466348 A SU 4466348A SU 1548792 A1 SU1548792 A1 SU 1548792A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
group
outputs
receivers
control unit
Prior art date
Application number
SU884466348A
Other languages
Russian (ru)
Inventor
Григорий Хачатурович Каграманов
Степан Самвелович Абаджян
Грант Вазгенович Маркарян
Original Assignee
Предприятие П/Я А-7390
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7390 filed Critical Предприятие П/Я А-7390
Priority to SU884466348A priority Critical patent/SU1548792A1/en
Application granted granted Critical
Publication of SU1548792A1 publication Critical patent/SU1548792A1/en

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  поиска неисправностей в многопроцессорных вычислительных комплексах повышенной надежности. Целью изобретени   вл етс  повышение точности диагностики. Цель достигаетс  тем, что устройство содержит блок 3 управлени , с первой по четвертую группы приемников 4 - 7, дешифратор 8, первый и второй элементы 9 и 10 сравнени , первую и вторую группы передатчиков 11 и 12, регистр 13 и коммутатор 14. 1 з.п. ф-лы, 2 ил., 2 табл.The invention relates to computing and can be used to troubleshoot multiprocessor computing systems with increased reliability. The aim of the invention is to improve the accuracy of diagnosis. The goal is achieved in that the device contains a control unit 3, the first to fourth groups of receivers 4-7, the decoder 8, the first and second reference elements 9 and 10, the first and second groups of transmitters 11 and 12, the register 13 and the switch 14. 1 .P. f-ly, 2 ill., 2 tab.

Description

елate

ЈьЈ

0000

CD N3CD N3

Изобретение относитс  к вычислительной технике и может быть использовано дл  поиска неисправностей в многопроцессорных вычислительных комплексах повышенной надежности.The invention relates to computing and can be used to troubleshoot multiprocessor computing systems with increased reliability.

Цель изобретени  - повышение точности диагностики.The purpose of the invention is to improve the accuracy of diagnosis.

На фиг.1 представлена схема устройства; на фиг.2 - схема блока уп- JQ равлени .Figure 1 presents the scheme of the device; Fig. 2 is a block diagram of a blocking circuit.

Устройство диагностики многопроцессорного вычислительного комплекса содержит первую и вторую группы информационных входов-выходов 1 и 2, j блок 3 управлени , первую группу приемников 4, вторую группу приемников 5, третью группу приемников 6, четвертую группу приемников 7, дешифратор 8, первый 9 и второй 10 элементы 20 сравнени , первую группу передатчиков 11э вторую группу передатчиков 12, регистр 13, коммутатор 14, первую группу информационных входов 15 s вторую группу информационных входов 16, 25 первый 17 и второй 18 выходы признака соответстви  эталону, первый 19.1 и второй 19.2 входы признака наличи  диагностических процедур, с первого по четвертый входы 19.3-19.6 режима, ,0 с первой по четвертую группы выходов 20-23 команд дл  процессора, наход щегос  в состо нии взаимосв зи. Блок 3 управлени  содержит первый 24 и второй 25 дешифраторы, с первого по четвертый элементы И 26-29, с первого по седьмой входы 30-36 режима, с первого по четвертый выходы 37-40, первую и вторую группы выходов 41 и 42.The diagnostic device of a multiprocessor computer complex contains the first and second groups of information inputs-outputs 1 and 2, j control unit 3, the first group of receivers 4, the second group of receivers 5, the third group of receivers 6, the fourth group of receivers 7, the decoder 8, the first 9 and the second 10 comparison elements 20, first group of transmitters 11e, second group of transmitters 12, register 13, switch 14, first group of information inputs 15 s, second group of information inputs 16, 25 first 17 and second 18 outputs of the attribute corresponding to vulva, the first 19.1 and second 19.2 inputs feature the presence of diagnostic procedures, the first to fourth inputs 19.3-19.6 mode, 0 the first to fourth groups of outputs 20-23 to processor commands, present in the state of the relationship. Control unit 3 contains the first 24 and second 25 decoders, the first to the fourth elements And 26-29, the first to the seventh inputs 30-36 of the mode, the first to the fourth outputs 37-40, the first and second groups of outputs 41 and 42.

Приемники 4-6 предусмотрены дл  подведени  к данному абоненту - центральному процессору (ЦП) или процессору ввода-вывода (ПВВ) всех управл ющих и информационных сигналов от другого дс процессора,  вл ющегос  в данном сеансе св зи арбитром.Receivers 4-6 are provided for summing up to this subscriber - the central processor (CPU) or input / output processor (UIP) of all control and information signals from another processor, which is an arbitrator in this communication session.

В рабочем ждущем режиме, при отсутствии неисправностей в магистрал х , все приемники и передатчики разблокированы и ждут команду от процес- срра-арбитра. Задание того или иного кода команды с ее реализацией в комбинационной схеме заранее выбранного процессора, наход щегос  в состо нии взаимосв зи, осуществл етс  через группы выходов 20 и 21 или 22 и 23. Условием отсутстви  диагностических процедур обеспечиваетс  нали35In the working standby mode, in the absence of faults in the trunk lines, all receivers and transmitters are unlocked and wait for the command from the arbitrator. The assignment of one or another command code with its implementation in the combinational circuit of a preselected processor that is in a state of interconnection is carried out through groups of outputs 20 and 21 or 22 and 23. The condition of the absence of diagnostic procedures is 35

4040

5050

5555

Q Q

0 5 0 0 5 0

дс 5ds 5

00

5050

5five

чие логических нулей на входах 19.1 и 19.2.whose logical zeros are at inputs 19.1 and 19.2.

В режиме выполнени  диагностических проверок значение 1 на входе 19.2 обеспечивает задание на выходах коммутатора 14 адреса в соответствии с разр дами (18-23) регистра 13. Значение 1 на входе 19.1 при наличии значени  1 на входе 19.2 задает режим имитации. При этом с момента выработки значени  1 на входе 19. 1 диагностируемый процессор в режиме имитации воспроизводит выполнение операции точно так же, как при получении командного слова при обслуживании рабочей программы. Входы 19.3-19.6 предусмотрены соответственно дл  блокировки и разблокировки приемников и передатчиков при их раздельном функционировании в режиме диагностики.In the mode of performing diagnostic checks, the value 1 at input 19.2 ensures that the switch outputs 14 addresses in accordance with the bits (18-23) of register 13. The value 1 at input 19.1 when there is a value 1 at input 19.2 sets the simulation mode. In this case, since the moment when the value 1 is generated at the input 19. The diagnosed processor in the simulation mode reproduces the operation in the same way as when receiving a control word when servicing the work program. Inputs 19.3-19.6 are provided respectively for locking and unlocking the receivers and transmitters during their separate operation in the diagnostic mode.

Процедуры диагностики разделены на внутреннюю и внешнюю проверки.Diagnostic procedures are divided into internal and external checks.

В режиме внутренней микродиагностики на входы 19.3-19.6 подаютс  запрещающие уровни, после чего данный процессор логически отключаетс  от , вычислительного комплекса и тем самым обеспечиваетс  исключение вли ни  диагностируемого процессора на рабочую программу, функционирование которой обеспечиваетс  работой системы вычислительного комплекса с участием остальных абонентов. Далее от диагностического носител  сервисного процессора (СП) информаци  заноситс  в приемник 6. Затем одновременно на входах 19.1 и 19.2 устанавливаютс  логические единицы, после чего в соответствии со значени ми разр дов приемника 6 возбуждаетс  группа приемников 4 и 5 или 6 и 7. Если 14-й разр д приемника 6 равен .1, то работа осуществл етс  через входы-выходы 1, если 14-й разр д приемника 6 равен О, то работа осуществл етс  через входы-выходы 2. Занесением различных комбинаций кодов из тестового набора в приемник 6 возбуждаютс  группы выходов 20 и 21 или 22 и 23, что обесг- печивает последовательное выполнение каждой команды с последующей проверкой полученных результатов дл  всего спектра операций, которые присущи данному диагностируемому процессору.In the internal microdiagnostics mode, prohibitive levels are supplied to the inputs 19.3-19.6, after which the processor is logically disconnected from the computer complex and thus eliminates the influence of the diagnosed processor on the work program, the operation of which is provided by the operation of the computer system with the participation of other subscribers. Next, the information from the diagnostic carrier of the service processor (SP) is entered into receiver 6. Then logical units are set simultaneously at inputs 19.1 and 19.2, then, according to the bit values of receiver 6, a group of receivers 4 and 5 or 6 and 7 is excited. th bit of receiver 6 is equal to .1, then work is carried out through inputs-outputs 1; if the 14th bit of receiver 6 is equal to O, then work is carried out through inputs-outputs 2. Recording various combinations of codes from the test set to the receiver 6 excites groups of exits 20 and 21 or 22 and 23, which ensures the successive execution of each command, followed by verification of the results obtained for the entire spectrum of operations that are inherent in the diagnosed processor.

Одной из процедур проверки  вл етс  определение правильности работы приемников 4 или 6 дл  ЦП или ПВВ. В этом случае возбуждаютс  поочередноOne of the verification procedures is to determine the correct operation of receivers 4 or 6 for a CPU or UIP. In this case, excited alternately.

выходы этих приемников, использу  разр ды 1-7, 9 и 10-13 (если п 12), одновременно дл  каждого примера проверки , обеспечива  разр дами 18-23 приемника 6 равнозначный позиционный вес на первых входах элементов 9 и 10 сравнени . При соответствии значений выходов 17 или 18 эталону блок диагностики переходит к следующему примеру. В противном случае блок диагностики останавливаетс  с точным указанием адреса диагностируемого приемника. В средствах блока диагностики , вход щих в СП, предусмотрен специальный счетчик, который инкре- ментируетс  при каждом случае сравнени  выходов диагностируемого процессора с эталоном, который заранее считан с диагностического носител . При остановке блока диагностики счетчик сравнени  указывает номер, а следовательно , и точное место неисправности .the outputs of these receivers, using bits 1-7, 9, and 10-13 (if clause 12), are simultaneously for each verification example, providing bits 18-23 of receiver 6 of equivalent positional weight at the first inputs of comparison elements 9 and 10. If the values of outputs 17 or 18 correspond to the standard, the diagnostic unit proceeds to the following example. Otherwise, the diagnostic unit stops with the exact indication of the address of the diagnosed receiver. In the diagnostic unit tools included in the SP, a special counter is provided, which is incremented in each case of comparing the outputs of the diagnosed processor with the standard, which is read in advance from the diagnostic medium. When the diagnostic unit is stopped, the comparison counter indicates the number, and hence the exact location of the malfunction.

В режиме внешней микродиагностики в процедурах проверки участвуют пары процессоров: СП ЦП, СП- ПВВ, СП- СП, ЦП-ПВВ, ЦП-ЦП, ПВВ-ЦП, . Причем дианостический тестовый набор дл  любых номеров одноименных процессоров при взаимной диагностике один и тот же. Например, тестовый набор пр при взаимодиагностике ПВВ и ПВВ - ПВВ j один и тот же. Как прави- ло, при выполнении внешней микродиагностики как i-й, так и j-й абоненты взаимодиагностику осуществл ют средствами только одной магистрали, поэтому вычислительный комплекс в промежутке микро- диагностики выполн ет рабочую прог- грамму средствами другой магистрали без участи  1-го и j-ro процессоров . При этом в средствах рабочих процессоров , зан тых процедурой диагнос- тики, номера i и j зарегистрированы как абоненты отсутствующих (отключенных) в конфигурации комплекса. Кроме того, все рабочие процессоры по входу приемников и передатчиков дл  диагности- руемой магистрали заблокированы, чтобы было исключено вли ние избыточных наложений кодов на контролируемых магистрал х , а также чтобы магистраль не нарушала работу вычислительного комплекса.In the mode of external microdiagnostics, pairs of processors are involved in the verification procedures: CPU CPU, CPU-PVV, CPU-SP, CPU-PVV, CPU-CPU, PVV-CPU,. Moreover, the dianostical test set for any processor numbers of the same name is the same for mutual diagnostics. For example, the test set pr when interdiagnostic UIP and UIP - UIP j is the same. As a rule, when executing external microdiagnostics both the i-th and j-th subscribers perform inter-diagnostics using only one trunk, therefore, the computing complex in the interval of microdiagnostics performs a working program using means of another trunk without the participation of the 1st and j-ro processors. At the same time, in the means of working processors occupied by the diagnostic procedure, the numbers i and j are registered as subscribers absent (disabled) in the configuration of the complex. In addition, all working processors on the input of receivers and transmitters for the diagnosed highway are blocked, in order to eliminate the effect of redundant code overlays on the monitored lines, and also to prevent the highway from disrupting the operation of the computing complex.

Посредством двух сеансов проверки П.- П- и . микродиагностика выполн ет проверку работоспособностиThrough two sessions of checking P.-P. microdiagnosis performs health check

0 5 0 0 5 0

5five

0 0 5 Q 0 0 5 Q

5five

всех приемников и передатчиков процессоров П; и Hj по рабочим входам с точным указанием места дефектного усилител , если таковой имеетс , а также проверку магистральных шин на предмет отсутстви  обрывов, коротких замыканий и корректность цепей согласующих резисторов с указанием точного места неисправного разъема и номера контакта.all receivers and transmitters of processors P; and Hj on the working inputs with an exact indication of the location of the defective amplifier, if any, as well as checking the trunk bus for any breaks, short circuits and correctness of the terminating resistor circuits, indicating the exact location of the faulty connector and the number of the contact.

Рассмотрим пример взаимной микродиагностики через входы-выходы 2 дл  сеанса , предполага , что оба процессора П j и П прошли стадию внутренней диагностики.Consider the example of mutual microdiagnostics through the inputs-outputs 2 for a session, assuming that both processors P j and P have passed the stage of internal diagnostics.

В начальный момент в обоих процессорах сбрасываютс  приемники 6, на входах 19,1-19.6 устанавливаютс  логические нули, в разр дах (8-23) приемника 6 устанавливаетс  код 000010, где 23-й разр д имитируетс  четность коммутатора. Далее на входах 19.1- 19.6 устанавливаютс  соответственно:At the initial time, the receivers 6 are reset in both processors, logical zeros are set up at inputs 19,1-19.6, code 000010 is set in bits (8-23) of receiver 6, where the 23rd bit is simulated switch parity. Further, at the inputs 19.1-19.6 are set accordingly:

в i-м процессоре 0, 1,0, 0, 0,1;in the i-th processor 0, 1.0, 0, 0.1;

в j-м процессоре 0, 1,0, 1, О, О.in the j-th processor 0, 1.0, 1, O, O.

Вследствие такого управлени  разблокированы только группа передатчи- ков 1 2 в i-м процессоре и группа приемников 6 и 7 в j-м процессоре. В i-м процессоре активизированный выход дешифратора 8 весом один возбудит выход первого передатчика 12. В j-м процессоре первый приемник 6, активизиру сь кодом единицы, сравнитс  с позиционным весом один, выданным дешифратором 8, и поэтому на выходе 18 должен быть код единицы. Состо ние выхода 18, - сравнива сь с единичным эталоном блока диагностики, будет инициализировать чтение диагностического набора / дл  следующего примера проверки.Due to this control, only the group of transmitters 1 2 in the i-th processor and the group of receivers 6 and 7 in the j-th processor are unlocked. In the i-th processor, the activated output of the decoder 8 weighing one will excite the output of the first transmitter 12. In the j-th processor the first receiver 6, activated by the unit code, is compared with the positional weight one given by the decoder 8, and therefore the output 18 must be a unit code . The exit state 18, compared with a single standard of the diagnostic block, will initialize the reading of the diagnostic kit / for the next test example.

В случае несовпадени  единичного эталона с выходом 18 блок диагностики приостанавливает работу и выдает адрес неисправной шины (см.табл.1).In case of a single standard mismatch with output 18, the diagnostic unit suspends operation and provides the address of the faulty bus (see table 1).

Переход от первого сеанса взаимной микродиагностики к второму П;- П1 осуществл етс  новой командой, задаваемой оператором с помощью средств СП.The transition from the first session of mutual microdiagnostics to the second P; - P1 is carried out by a new command set by the operator using the JV tools.

В табл.2 приведен один из вариантов тестового набора, с помощью которого производитс  внешн   диагностика шин дл  обнаружени  обрывов, наличи  коротких замыканий, наличи  . ложных кодов единиц вследствие дефектов приемников и передатчиков.Table 2 shows one of the variants of the test set, which is used to perform external diagnostics of tires for detecting open circuits, the presence of short circuits, and the presence of short circuits. false codes of units due to defects in receivers and transmitters.

В этом случае на коммутатор 14 1-го абонента из приемника 6 заноситс  код нулевого адреса, а входы диагностируемых передатчиков в i-м процессоре и входы диагностируемых приемников j-ro абонента разблокированы , В j-м абоненте к первому, второму , третьему и т.д. входам элемента 9 или 10) сравнени  последовательно подвод тс  через дешифратор 8 веса: один, два, три и т„п. После каждого веса выход соответствующего элемента 9 (или 10) сравнени  сравниваетс  единичным эталоном блока диагностики . По вление любой единицы на выходе элемента сравнени  блок диагностики регистрирует как факт наличи  неисправности в шине.In this case, the switch 1 of the 1st subscriber from the receiver 6 enters the code of the zero address, and the inputs of the diagnosed transmitters in the i-th processor and the inputs of the diagnosed receivers j-ro of the subscriber are unlocked, the j-th subscriber to the first, second, third and t .d the inputs of element 9 or 10) of the comparison are successively supplied through a decoder 8 weights: one, two, three, and so on. After each weight, the output of the corresponding element 9 (or 10) of the comparison is compared by a single standard of the diagnostic unit. The occurrence of any unit at the output of the comparison element is recorded by the diagnostic unit as a fact of the presence of a fault in the tire.

Claims (2)

1. Устройство диагностики многопроцессорного вычислительного комплекса, содержащее первую и вторую группы из 25 п передатчиков в каждой, где п-число процессоров вычислительного комплекса , дешифратор, регистр, первый и второй элементы сравнени  и с первой1. Device for diagnostics of a multiprocessor computer complex containing the first and second groups of 25 n transmitters in each, where n is the number of processors of the computer complex, the decoder, the register, the first and second elements of the comparison with the first по четвертую группы из п приемников в каждой, причем выходы передатчиков первой группы объединены с информационными входами приемников первой и второй групп и подкгючены соответственно к информационным входам-выходамon the fourth group of n receivers in each, and the outputs of the transmitters of the first group are combined with the information inputs of the receivers of the first and second groups and are connected respectively to the information inputs-outputs первой грзшпы устройства, выходы пе редатчиков второй L ууппы объединены с информационными входами приемников третьей и четвертой групп и подключены соответственно к информационным входам-выходам второй группы устройства з первый вход режима которого подключен к входам блокировки передатчиков первой группы, второй вход режима устройства подключен к входам блокировки передатчиков второй группы , информационные входы первой группы устройства подключены соответственно к информационным входам регистра , группы выходов дешифратора с первой по n-ю подключены соответственно к информационным входам передатчиков первой группы, к информационным вхо- дам передатчиков второй группы, к входам первой группы первого элемента сравнени  и к входам первой группы второго элемента сравнени , выход первого и второго элементов сравнени  подключены соответственно к первому кthe first group of the device, the outputs of the transmitters of the second L of the unit are combined with the information inputs of the receivers of the third and fourth groups and connected respectively to the information inputs and outputs of the second group of the device, the first input of which is connected to the blocking inputs of the transmitters of the first group, the second input of the device mode is connected to the inputs blocking transmitters of the second group, the information inputs of the first group of the device are connected respectively to the information inputs of the register, the group of outputs of the decoder with first to n-th are connected respectively to the information inputs of the transmitters of the first group, to the information inputs of the transmitters of the second group, to the inputs of the first group of the first comparison element and to the inputs of the first group of the second comparison element, the output of the first and second comparison elements are connected respectively to the first 00 5five 00 5 five 00 5five 4040 5five 00 5555 второму выходам признака соответстви  эталону устройства, отличающеес  тем, что, с целью повышени  точности диагностики, оно содержит блок управлени  и коммутатор, причем выходы первой группы регистра подключены соответственно к первым управл ющим входам приемников первой и третьей групп, выходы второй группы регистра подключены соответственно к информационным входам первой группы коммутатора, выходы которого подключены к входам дешифратора, первый, второй и третий выходы регистра подключены соответственно к первому, второму и третьему входам режима блока управлени , выходы первой группы которого подключены к первым управл ющим входам приемников второй группы, выходы второй группы блока управлени  подключены к первым управл ющим входам приемников четвертой группы, выхо- ды приемников первой группы подключены к входам второй группы первого элемента сравнени  и к выходам первой группы устройства дл  подключени  к первой группе входов команд процессора , наход щегос  в состо нии взаимосв зи , выходы второй группы устройства дл  подключени  к второй группе входов команд процессора, наход щегос  в состо нии взаимосв зи, подключены к выходам приемников второй группы , выходы приемников третьей группы подключены к входам второй группы второго элемента сравнени  и к выходам третьей группы устройства дл  подключени  к третьей группе входов команд процессора, наход щегос  в состо нии взаимосв зи, выходы четвертой группы устройства дл  подключени  к четвертой группе входов команд процессора, наход щегос  в состо нии взаимосв зи, подключены к выходам приемников четвертой группы, информационные входы второй группы устройства подключены соответственно к информационным входам второй группы коммутатора, третий и четвертый входы режима и первый вход признака наличи  диагностических процедур устройства подключены соответственно к четвертому, п тому и шестому входам режима блока управлени , первый выход которого подключен к вторым управл ющим входам приемников первой и второй групп, второй вы- ход блока управлени  подключен к третьим управл ющим входам приемкиков первой и второй групп, второй - вход признака наличи  диагностических процедур устройства подключен к управл ющему входу коммутатора и к Седьмому входу блока управлени , - третий выход которого подключен к вторым управл ющим входам приемников (третьей и четвертой групп, четвертый выход блока управлени  подключен к4 третьим управл ющим входам приемников третьей и четвертой групп.The second sign output corresponds to a device standard, characterized in that, in order to improve the diagnostic accuracy, it contains a control unit and a switch, the outputs of the first register group are connected to the first control inputs of the first and third groups respectively, the outputs of the second register group are connected respectively to information inputs of the first group of switch, the outputs of which are connected to the inputs of the decoder, the first, second and third outputs of the register are connected respectively to the first, second and tr To the other inputs of the control unit mode, the outputs of the first group of which are connected to the first control inputs of the receivers of the second group, the outputs of the second group of the control unit are connected to the first control inputs of the receivers of the fourth group, the outputs of the receivers of the first group are connected to the inputs of the second group of the first comparison element and to the outputs of the first group of the device for connection to the first group of inputs of the processor commands, which is in the interconnected state, the outputs of the second group of the device for connecting to the second group of inputs The processor commands in the interconnection state are connected to the outputs of receivers of the second group, the outputs of receivers of the third group are connected to the inputs of the second group of the second comparison element and to the outputs of the third group of the device for connection to the third group of inputs of the processor that is in interconnection, the outputs of the fourth group of the device for connection to the fourth group of inputs of the processor, which is in the state of interconnection, are connected to the outputs of the receivers of the fourth group, information The inputs of the second group of the device are connected respectively to the information inputs of the second group of the switch, the third and fourth inputs of the mode and the first input of the presence of diagnostic procedures of the device are connected respectively to the fourth, fifth and sixth inputs of the control unit whose first output is connected to the second control inputs receivers of the first and second groups, the second output of the control unit is connected to the third control inputs of the acceptance of the first and second groups, the second - the input of the sign of the presence of ble procedures device connected to the control input of the switch and the entry to the Seventh control unit, - the third output is connected to the second control inputs of the receivers (third and fourth groups, the fourth control unit k4 third output is connected the control inputs of the third and fourth receivers groups. 2. Устройство по п.1, о т л и ч а ю- щ е е с   тем, что блок управлени  содержит с первого по четвертый элементы И, первый и второй дешифраторы, причем первый вход блока управлени  подключен к первому синхровходу первого дешифратора, к первому (инверсному ) синхровходу второго дешифратора , к первому (инверсному) входу первого элемента И и к первому входу второго элемента И, второй вход режима блока управлени  подключен к первым информационным входам первого и второго дешифраторов, третий вход режима блока управлени  подключен к2. The device according to claim 1, wherein the control unit comprises first and fourth elements I, the first and second decoders, the first input of the control unit being connected to the first synchronous input of the first decoder, to the first (inverse) synchronous input of the second decoder, to the first (inverse) input of the first element And to the first input of the second element And, the second input of the control unit mode is connected to the first information inputs of the first and second decoder, the third input of the mode of the control unit is connected to 00 5five 00 5five вторым информационным входам первого и второго дешифраторов, выходы которых подключены соответственно к выходам первой и второй групп блока управлени , четвертый и п тый входы режима которого подключены соответст- л- венно к первым входам третьего и четвертого элементов И, выход третьего элемента И подключен к первому выходу блока управлени , выход второго элемента И подключен к второму (инверсному ) входу третьего элемента И и к второму выходу блока управлени , шестой вход режима которого подключен к вторым входам первого и второго элементов И и к вторым входам синхронизации первого и второго дешифраторов , седьмой вход режима блока управлени  подключен к третьим входам первого и второго элементов И, выход первого элемента И подключен к четвертому выходу блока управлени  и к второму (инверсному) входу четвертого элемента И, выход которого подключен к третьему выходу блока управлени .the second information inputs of the first and second decoders, the outputs of which are connected respectively to the outputs of the first and second groups of the control unit, the fourth and fifth inputs of the mode of which are connected respectively to the first inputs of the third and fourth elements, And the output of the third element, And connected to the first the output of the control unit, the output of the second element I is connected to the second (inverse) input of the third element I and to the second output of the control unit, the sixth mode input of which is connected to the second inputs of the first and second e And to the second synchronization inputs of the first and second decoders, the seventh input of the control unit mode is connected to the third inputs of the first and second And elements, the output of the first And element is connected to the fourth output of the control unit and to the second (inverse) input of the fourth And element, whose output connected to the third output of the control unit. Таблица 1 Table 1 НомерНомер шиныNumber Tire number набо- in- ра 1 2 3 4 5n-4 n-3 n-2 n-Ipa 1 2 3 4 5n-4 n-3 n-2 n-I 1Код на передатчиках 1-го абонента1 code on the transmitter of the 1st subscriber io° ооооо . ; о о о о о оio ° ooooh. ; oh oh oh oh oh Код на приемниках j-ro абонента 100000000000000000The code on the receivers j-ro subscriber 100000000000000000 2Код на передатчиках 1-го абонента2 code on the transmitter of the 1st subscriber 0100000 . . ...0000000100000. . ... 000000 Код на приемниках j-ro абонента 01000000000000000The code on the receivers j-ro subscriber 01000000000000000 3Код на передатчиках 1-го абонента3 code on the transmitter of the 1st subscriber 00100000000000000010000000000000 Код на приемниках j-ro абонента 001000000000000000The code on the receivers j-ro subscriber 001000000000000000 Код на передатчиках 1-го абонентаCode on the 1st subscriber's transmitters п00000000000001p00000000000001 Код на приемниках j-ro абонента 00000000000001The code on the receivers j-ro subscriber 00000000000001 НомерНомер шиныNumber Tire number набо- in- ра123456789п-3 п-2 п-Чra123456789p-3 p-2 ph II 1Код на передатчиках 1-го абонента1 code on the transmitter of the 1st subscriber ооооооооооооооооooooooooooooooooo 2Код на первых входах элементов 9 и 10 сравнени  100000000ООООООО2Code at the first inputs of elements 9 and 10 comparing 100000000OOOOOOOO 3010000000...ООООООО3010000000 ... OOOOOOOOO 4001000000ООООООО4001000000OOOOOOOOOO 5000100000ООООООО5000100000 LTD. 6000010000ООООООО6000010000OOOOOOOOOO п ООООООООО0000010 p OOOOOOOOO0000010 nil ООООООООО0000001nil ООООООООО0000001 J7J7 3838 4141 J3vJ3v Фиг. 2FIG. 2
SU884466348A 1988-06-06 1988-06-06 Device for diagnostics of multiprocessor computing complex SU1548792A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884466348A SU1548792A1 (en) 1988-06-06 1988-06-06 Device for diagnostics of multiprocessor computing complex

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884466348A SU1548792A1 (en) 1988-06-06 1988-06-06 Device for diagnostics of multiprocessor computing complex

Publications (1)

Publication Number Publication Date
SU1548792A1 true SU1548792A1 (en) 1990-03-07

Family

ID=21392235

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884466348A SU1548792A1 (en) 1988-06-06 1988-06-06 Device for diagnostics of multiprocessor computing complex

Country Status (1)

Country Link
SU (1) SU1548792A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 959086, кл. G 06 F 11/22, 1978. Патент US № 4462099, кл. 371-22, опублик, 1982. *

Similar Documents

Publication Publication Date Title
US4433413A (en) Built-in apparatus and method for testing a microprocessor system
US5799022A (en) Faulty module location in a fault tolerant computer system
US4843608A (en) Cross-coupled checking circuit
KR870000114B1 (en) Data processing system
CN100364015C (en) Testing method of multiport storage
JPS63200249A (en) Pseudo fault generating system for cache memory device
US4224681A (en) Parity processing in arithmetic operations
SU1548792A1 (en) Device for diagnostics of multiprocessor computing complex
JPS5836365B2 (en) interface couch
US4305136A (en) Method of symptom compression
US3779458A (en) Self-checking decision logic circuit
US7587649B2 (en) Testing of reconfigurable logic and interconnect sources
SU947863A1 (en) Device for control and diagnosis of logic units
SU562783A1 (en) Device for control and diagnostics of digital circuits
JPS63174141A (en) Diagnosing system for test of information processor
RU2072788C1 (en) Apparatus for controlling and restoring technical means intended for medical uses
JPS6022211A (en) Fault diagnosing device
JPS6135517B2 (en)
JPS5847055B2 (en) Failure diagnosis method for information processing equipment
SU470810A1 (en) Device for detecting errors in the control equipment
SU766053A1 (en) Majority-redundancy flip-flop
SU443337A1 (en) Device for checking electrical installation
SU1112366A1 (en) Signature analyzer
SU714503A1 (en) Storage monitor
JPH0424832A (en) Diagnostic system for fault detection circuit