SU1531020A1

SU1531020A1 - Преобразователь частота-код

Info

Publication number: SU1531020A1
Application number: SU874285232A
Authority: SU
Inventors: Александр Сергеевич Витер; Валерий Богданович Дудыкевич; Орест Богданович Котыло; Сергей Юрьевич Юриш
Original assignee: Львовский политехнический институт им.Ленинского комсомола
Priority date: 1987-07-16
Filing date: 1987-07-16
Publication date: 1989-12-23

Abstract

Изобретение относитс к цифровой измерительной технике и может быть использовано дл точного измерени частоты в течение произвольного числа периодов, а также дл измерени электрических и неэлектрических величин, предварительно преобразованных в частоту. Цель изобретени - расширение диапазона измер емых частот - достигаетс за счет введени в преобразователь частота-код второго суммирующего счетчика и перемножител кодов. Преобразователь частота-код содержит первый суммирующий и вычитающий счетчики, первую и вторую группы элементов совпадени с элементами логического сложени на выходах, генератор образцовой частоты, ключ, блок управлени , второй суммирующий счетчик и перемножитель кодов. Приведена конкретна техническа реализаци блока управлени . 1 з.п. ф-лы. 2 ил.

Description

Изобретение относитс к цифровой измерительной технике и может быть Использовано дл точного измерени частоты в течение произвольного числа ее периодов, а также дл измерени электрических и неэлектрических величин , предварительно преобразованных в частоту.

Цель изобретени - расширение диапазона измер емых частот.

На фиг. 1 пердставлена структурна схема преобразовател частота - код; на фиг. 2 - схема блока управлени .

Преобразователь частота - код содержит входной формирователь 1, первый суммирующий счетчик 2, вычитающий счетчик 3, первую 4 и вторую 5 группы элементов совпадени с элементами логического сложени на выходах , генератор 6 образцовой частоты , ключ 7, блок 8 управлени , трех- входовый элемент 9 совпадени , триггер 10 с раздельными входами, второй суммирующий счетчик 11 И перемножитель 12 кодов.

Блок 8 управлени содержит первый 13 и второй 14 входы и первый- четвертый выходы 15 - 18, синхронный триггер 19, первый 20 и второй 21 триггеры с раздельными входами, одно- вибратор 22 и элемент И 23.

Б преобразователе частота - код сигнальные входы первой группы 4 элементов совпадени соединены с разр дными выходами суммирующего счетчика 2, управл ющие - с разр дными выходами вычитатщего счетчика Ч, а выход - с

СП

СО

ю

о

первым входом элемента 9 совпадени и с первым из раздельных входов триггера 10, второй вход которого соединен с выходом второй группы 5 элементов совпадени , управл ющие входы которой соединены с разр дными выходами суммирующего счетчика 2,а сигнальные - с разр дными выходами вычитающего счетчика 3, вход которого соединен с выходом элемента 9 совпадени , второй вход которого соединен с выходом триггера 10, а третий - с вторым выходом блока 8 управлени , первый выход 15 блока 8 управлени соединен с управл ющим входом ключа 7, вход которого соединен с выходом генератора 6 образцовой частоты, а выход - с входом суммирующего счетчика 2, выход которого соединен с вторым входом блока 8 управлени , первый вход блока 8 управлени соединен с выходом входного формировател 1, вход которого вл етс входом преобразовател , перва группа входов перемножител 12 кодов соединена с разр дными выходами второго суммирующего счетчика 11, счетный вход которого соединен с третьим выходом блока 8 управлени , четвертый выход которого соединен с разрешающим входом перемножител 12 кодов, втора группа входов которого соединена с разр дными выходами вычитающего счетчика 3.

Первый вход 13 блока 8 управлени соединен с R-входом первого триггера 20, S-входом второго триггера 21, вторым входом элемента И 23 и С-вхо- дом синхронного триггера 19, выход которого вл етс первым выходом 15 блока 8 управлени и соединен с R-BX дом второго триггера 21, выход которого соединен с первым входом элемента И 23, выход которого вл етс третьим выходом 17 блока 8 управлени , второй выход 16 которого соединен с R-входом синхронного триггера 19 и выходом первого триггера 20, S-вход которого вл етс вторьм входом 14 блока 8 управлени , а инверсный выход - через одновибратор 22 соединен с четвертым выходом 18 блока 8 управлени .

Преобразователь работает следующим образом.

В исходном состо нии ключ 7 и элемент 9 совпадени закрыты, счетчики 2, 3 и 11 наход тс в нулевом состо нии . с приходом переднего фронта первого импульса измер емой частоты блок 8 управлени открывает ключ 7. Импульсы генератора 6 с частотой следовани fp поступают на вход счетчика 2. Коэффициенты пересчета счетчиков 2 и 3 равны N

(к - коли10

чество двоичных разр дов счетчиков). При поступлении первых N импульсов на вход счетчика 2 в течение време5

0

5

0

5

0

5

0

происходит его переь Nm НИ t , ---

полнение и с блока 8 подаетс отпирающий потенциал на злемент 9 совпадени . С приходом переднего фронта первого после переполнени счетчика 2 импульса измер емой частоты блок 8 управлени закрывает ключ 7 и злемент 9 совпадени .

Таким образом, ключ 7 открыт в течение целого количества периодов п, т.е. в течение времени t - пТ (причем t t - 2t ,), где Т , - период измер емой частоты. С момента времени t, импульсы с выхода первой группы 4 элементов совпадени поступают на один из входов элемента 9 совпадени и один из входов триггера 10, а импульсы выхода второй группы 5 элементов совпадени - на другой вход элемента 9 совпадени . Счетчики 2 и 3, перва группа 4 элементов совпаде НИН представл ет собой двоичный умножитель частоты.

Частота следовани импульсов на выходе этого двоичного умножител равна

f

v где N

N N,

(1)

m число,

, содержгицеес в вычитающем счетчике 3. Средн частота следовани импульсов на выходе элемента 9 совпадени определ етс f а-у и числом, содержащимс в счетчике 2. Из частоты fey вычитаетс частота импульсов обратной св зи , получаемых путем их выборки из счетчиков 3 с помощью второй группы 5 элементов совладени , т.е.

Вих

faw - f.

tklic

К

ест

ос

(2) (3)

Д KOC коэффициент обратной св зи, который равен

KOC NWN, (4)

где N - число, содержащеес в счетчике 2.

После преобразований на основа;ции выражений (1) - (4) получают

f Biu N -b N

(5)

Всего на счетчик 2 с учетом первых N HMynbcoB, приведших его к переполнению , к моменту времени t t поступает следующее количество импульсов

Nt N +-N - f. t. (6) Окончательное вьфажение дл f. при нимает вид

f „ -Nl(t)|o Nj(t) ,. t,..x t

Число в вычитающем счетчике 3 уменьшаетс с момента времени t от величины Nj в соответствии с выражением

Hf(0-N -j-Sip

Продифференцировав уравнение и разделив переменные, получают

cli

(8)

ENi(t) Nf(t)

dt t

Проинтегрировав и делы интегрировани ,

bNf(t)|J

Nfltl

ткуда

Njlt)

N.

- tn 11

, tL t

t

(10)

(11)

N

ЮТ

При t n T и t, -T- йолуча

to

N (t) Ъ-. ii. (12) fo-n-T, f, n

По окончанию счета блок 8 управлени подает сигнал на разрешающий вход перемножител 12 кодов. При этом происходит перемножение числа Nn, содержащегос в вычитающем счетчике 3, с числом п, равное количеству периодов TX и накапливающеес в .. счетчике 11 в процессе измерени .

Тогда окончательное вьфажение дл числа N(t) имеет вид

2.

N.(t) f,.(13)

t Id

Таким образом, число, содержащеес в перемножителе 12 кодов после окончани п периодов Т, пропорционально измер емой частоте f.

Claims

1. Преобразователь частота - код, содержащий входной формирователь.

5310206

вход которого вл етс входом преобразовател , а выход соединен с первым входом блока управлени , первый

, выход которого соединен с управл ю- щим входом ключа, вход которого соединен с выходом генератора образцовой частоты, а выход - с входом первого суммирующего счетчика, вы- - 10 ход которого соединен с вторым входом блока управлени , второй выход которого соединен с третьим входом трехвходового элемента совпадени , второй вход которого соединен

15 с выходом первой группы элементов совпадени с элементами логического сложени на выходах и первым входом триггера с раздельными входами, выход которого соединен с первым вхо20 дом трехвходового элемента совпадени , а второй вход - с выходом второй группы элементов совпадени с элементами логического сложени на выходах, управл ющие входы которой

25 соединены с разр дными выходами

первого суммирующего счетчика, а сигнальные - с разр дными выходами вычитающего счетчика, сигнальные входы первой группы элементов совпаде30 ни с элементами логического сложени на выходах соединены с разр д- выходами первого суммирующего счетчика, а управл ющие - с разр дными выходами вычитающего счетчика.

вход которого соединен с выходом

трехвходового элемента совпадени , отличающийс тем, что, с целью расширени диапазона измер емых частот, в него введены второй

суммирующий счетчик и перемножитель кодов, перва группа входов которого соединена с разр дами второго суммирующего счетчика, счетный вход которого соединен с третьим выходом

блока управлени , четвертый выход которого соединен с разрешающим входом перемножител кодов, втора группа входов которого соединена с разр дами вычитающего счетчика.

2. Преобразователь по п. 1, о т- личающийс тем, что блок управлени содержит синхронньй триггер , первый и второй триггеры одно- вибратор и элемент И, выход которого вл етс третьим выходом блока управлени , первый вход которого соединен с С-входом синхронного триггера, R- входом первого триггера, S-входом второго триггера и вторым входом эле

мента И, первый вход которого соединен с выходом второго триггера, R- вход которого соединен с выходом синхронного триггера и вл етс первым выходом блока управлени , вторым входом которого вл етс S-вход первого триггера, инверсный выход которого через оДновибратор соединен с четвертым выходом блока управлени , вторым выходом которого вл етс выход первого триггера, соединенный с R-входом синхронного триггера.

фие. Т