SU152076A1

SU152076A1 - Long-term memory cell

Info

Publication number: SU152076A1
Application number: SU769223A
Authority: SU
Inventors: Б.П. Брудный
Original assignee: Б.П. Брудный
Priority date: 1962-03-16
Filing date: 1962-03-16
Publication date: 1962-11-30

Description

Известны чейки долговременной пам ти на ферритовых сердечниках с пр моугольной петлей гистерезиса, например, дл систем автоматики . Однако в таких чейках возможна потер информации при исчезновении напр жени в электромеханических системах.Long term memory cells are known on ferrite cores with a rectangular hysteresis loop, for example, for automation systems. However, in such cells, loss of information is possible when the voltage disappears in electromechanical systems.

Предлагаема чейка отличаетс от известных тем, что она содержит триггер, св занный через систему вентилей с двум полупроводниковыми триодами, в качестве коллекторной нагрузки каждого из которых включены два трансформатора на. ферритовых сердечниках, содержащих обмотки записи, соединенные последовательно с компенсационными обмотками противоположного каскада, и последовательно согласно включенные обмотки считывани , намотанные на трансформаторах , включенных в противоположные каскады. Такое выполнение чейки предотвращает потерю двоичной информации при сн тии питающих напр жений.The proposed cell differs from the known ones in that it contains a trigger connected through a valve system with two semiconductor triodes, each of which includes two transformers on the collector load. ferrite cores containing writing windings connected in series with the compensation windings of the opposite cascade, and consistently connected read windings wound on transformers included in opposite stages. Such an embodiment of the cell prevents the loss of binary information when the supply voltage is removed.

На чертеже изображена схема предлагаемой чейки.The drawing shows the scheme of the proposed cell.

Вход 1 св зан с одним из выходов базового триггера Г (например , О) через входной вентиль на диодах DI и Dg, а вход 2 св зан с другим выходом базового триггера (например, /) через входной вен1иль на диодах DZ и D.Input 1 is connected to one of the outputs of the basic trigger G (for example, O) via the input valve on the diodes DI and Dg, and input 2 is connected to another output of the basic trigger (for example, /) through the input ventil1 on the diodes DZ and D.

Основой схемы чейки ДП вл ютс два усилител с ферритовыми сердечниками, обмотки которых включены перекрестно. Сердечники / и /// вл ютс рабочими, а сердечники II и IV - компенсационными .The basis of the DP cell circuit is two amplifiers with ferrite cores, the windings of which are cross-connected. The cores / and /// are workers, and the cores II and IV are compensatory.

Обмотки Wi предназначены дл считывающего импульса, который подаетс на них в момент включени напр жени . Обмотки Wa вл датс записывающими и соединены последовательно с блокировочнымиThe windings Wi are intended for a read pulse that is applied to them at the time of turning on the voltage. Winding Wa vl dats recording and connected in series with interlocking

№ 152076- 2 - обмотками Wg противоположного каскада. Таким образом, при намагничивании сердечников /и // сердечники /// и IV размагничиваютс , и наоборот, при намагничивании сердечников /// и IV сердечники / и // размагничиваютс .No. 152076- 2 - windings Wg of the opposite cascade. Thus, during the magnetization of the cores / and // the cores /// and IV are demagnetized, and vice versa, when the cores are magnetized /// and IV, the cores / and // are demagnetized.

Выходные обмотки W соединены так, что возникающие в них при работе обмоток Wz и W импульсы взаимно компенсируютс , и сигнала на выходе не возникает. Сигнал на выходе возникает только в том случае , когда перемагничивающий импульс поступает на обмотки Wi, расположенные на первом и третьем сердечниках.The output windings W are connected in such a way that the pulses arising in them when the windings Wz and W are working cancel each other out and there is no output signal. The output signal occurs only in the case when the reversal pulse arrives at the windings Wi located on the first and third cores.

Напр жение на диоды 2 и Пз подаетс после включени напр жени питани , но несколько позже считывающего импульса на обмотку Wi, причем временный сдвиг составл ет 1-2 мсек. Это. необходимо дл ; того, чтобы триггер перебросилс в нужное состо ние, но не перемагнитил сердечники раньше, чем с них будет считана информаци .The voltage on diodes 2 and PS is applied after switching on the supply voltage, but somewhat later than the read pulse on the winding Wi, and the time shift is 1-2 ms. It. necessary for; trigger to relocate to the desired state, but not remagnite the cores before the information is read from them.

Предмет изобретени Subject invention

Ячейка долговременной пам ти на ферритовых сердечниках с пр моугольной петлей гистерезиса, например, дл систем автоматики, отличающа с тем, что, с целью предотвращени потери двоичной информации при сн тии питающих напр жений, она содержит триггер , св занный через систему вентилей с двум полупроводниковым триодами, в качестве коллекторной нагрузки каждого из которых включены два трансформатора на ферритовых сердечниках, содержащих обмотки записи, соединенные последовательно с компенсационными обмотками противоположного каскада, и последовательно согласно включенные обмотки считывани , намотанные на трансформаторах,, включенных в противоположные каскады.A long-term memory cell on ferrite cores with a rectangular hysteresis loop, for example, for automation systems, characterized in that, in order to prevent the loss of binary information when the supply voltage is removed, it contains a trigger connected via a valve system to two semiconductor triodes, each of which includes two transformers on ferrite cores containing record windings connected in series with compensation windings of the opposite helmet as collector loads yes, and in series according to the included read windings, wound on transformers, included in opposite stages.

Имп.блокир.Imp. Blocking