SU139480A1 - Ferrite transistor cell - Google Patents

Ferrite transistor cell

Info

Publication number
SU139480A1
SU139480A1 SU656835A SU656835A SU139480A1 SU 139480 A1 SU139480 A1 SU 139480A1 SU 656835 A SU656835 A SU 656835A SU 656835 A SU656835 A SU 656835A SU 139480 A1 SU139480 A1 SU 139480A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transformer
winding
transistor cell
triode
ferrite transistor
Prior art date
Application number
SU656835A
Other languages
Russian (ru)
Inventor
И.А. Апасова
В.В. Борисенко
Я.А. Крохин
Original Assignee
И.А. Апасова
В.В. Борисенко
Я.А. Крохин
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by И.А. Апасова, В.В. Борисенко, Я.А. Крохин filed Critical И.А. Апасова
Priority to SU656835A priority Critical patent/SU139480A1/en
Application granted granted Critical
Publication of SU139480A1 publication Critical patent/SU139480A1/en

Links

Landscapes

  • Read Only Memory (AREA)

Description

Известны феррит-транзисториые  чейки, выполненные на двух последовательно включенных триодах, запоминающем трансформаторе и входном трансформаторе. Основной недостаток подобных устройств состоит в том, что мощность импульса списывани  единицы должна превыщать мощность импульса записи единицы. Кроме того, известные  чейки обладают недостаточным быстродействием.Known ferrite transistor cells made on two series-connected triodes, a storage transformer and an input transformer. The main disadvantage of such devices is that the power of the impulse to write off the unit must exceed the power of the impulse to write to the unit. In addition, the well-known cells have insufficient speed.

В описываемой  чейке дл  повыщени  быстродействи  и снижени  мощности импульса списывани  единицы обмотка возбуждени  запоминающего трансформатора включена между эмиттером ключевого триода и базой основного триода.In the described cell, to increase the speed and reduce the power of the impulse to write off the unit, the field winding of the memory transformer is connected between the emitter of the key triode and the base of the main triode.

Принципиальна  схема  чейки приведена на чертеже.The circuit diagram of the cell is shown in the drawing.

Запись единицы осуществл етс  по обмотке / запоминающего трансформатора 2. Импульсы «запрета поступают в обмотку 3 этого же трансформатора. При этом сигнал «заирета списывает единицу из сердечника трансформатора 2 без выдачи сигнала в нагрузку. В момент действи  сигнала «запрета триод 4 не возбуждаетс , так как триод 5 закрыт. Это позвол ет одновременно подавать импульсы «запрета иа обмотку 5 и импульсы списывани  иа зажимы 6. Подобный режим работы повышает быстродействие устройства. Обмотки / и 5 могут быть выполнены одинаковыми, так как потребл ема  мощность дл  записи единицы по обмотке / и ее списывани  по обмотке 3 при данной схеме включени  триодов 4 к 5 одинакова.The recording of the unit is carried out on the winding / memory transformer 2. The inhibit pulses enter winding 3 of the same transformer. At the same time, the signal “wired down writes off a unit from the core of the transformer 2 without issuing a signal to the load. At the time of the prohibition signal, triode 4 is not energized, since triode 5 is closed. This allows simultaneous delivery of the prohibiting pulses to the winding 5 and the charging pulses from the terminals 6. Such an operation mode increases the speed of the device. The windings / and 5 can be made the same, since the power consumed for recording a unit by winding / and writing it off for winding 3 with the same switching circuit of triodes 4 to 5 is the same.

Выходные сигналы с  чейки снимаютс  с зажимов 7 т 8.The output signals from the cell are removed from the terminals 7 t 8.

Предмет изобретени Subject invention

Феррит-транзисторна   чейка, выполненна  на двух последовательно включенных триодах, запоминающем трансформаторе, имеющем не менее трех управл ющих обмоток, обмотку обратной св зи и обмоткуA ferrite transistor cell made on two triodes connected in series, a memory transformer having at least three control windings, a feedback winding and a winding

возбуждени , входном трансформаторе ключевого триода, св занного общим входом с запоминающим трансформатором, отличающа с  тем, что, с целью повыщеии  быстродействи  и снижени  мощности импульса , списывающего «1 без выдачи сигнала, обмотка возбуждени  запоминающего трансформатора включена между базой основного триода и эмиттером ключевого триода.excitation, a key triode input transformer connected to a memory transformer with a common input, characterized in that, in order to increase speed and reduce the power of the pulse writing off "1 without signaling, the excitation winding of the memory transformer is connected between the base of the main triode and the key triode emitter .

SU656835A 1960-02-29 1960-02-29 Ferrite transistor cell SU139480A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU656835A SU139480A1 (en) 1960-02-29 1960-02-29 Ferrite transistor cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU656835A SU139480A1 (en) 1960-02-29 1960-02-29 Ferrite transistor cell

Publications (1)

Publication Number Publication Date
SU139480A1 true SU139480A1 (en) 1960-11-30

Family

ID=48295564

Family Applications (1)

Application Number Title Priority Date Filing Date
SU656835A SU139480A1 (en) 1960-02-29 1960-02-29 Ferrite transistor cell

Country Status (1)

Country Link
SU (1) SU139480A1 (en)

Similar Documents

Publication Publication Date Title
SU139480A1 (en) Ferrite transistor cell
US2926339A (en) Switching apparatus
US2913708A (en) Magnetic core nondestructive readout circuit
GB988271A (en) Circuit arrangement for a punch card reading device
GB954858A (en) Switching circuit
GB914513A (en) Improvements in and relating to control switches employing magnetic core devices
GB1052880A (en)
GB882771A (en) Improvements in or relating to coincident-current magnetic matrix storage systems
US3200382A (en) Regenerative switching circuit
GB864304A (en) A magnetic core delay circuit for use in digital computers
GB1076212A (en) Selection apparatus
GB917797A (en) Improvements in or relating to magnetic core memory devices
US3178692A (en) Memory sensing system
GB984222A (en) Negative resistance diode storage circuits
GB832719A (en) Shifting register with inductive intermediate storage
US3070707A (en) Magnetic driver device
US3458724A (en) Digit driver system for a high-speed magnetic memory device
US3077543A (en) Binary counter for electrical pulses
SU411519A1 (en)
US3130320A (en) Binary counter using cores, transistors and diodes
US3215993A (en) Magnetic core switching circuits
US3123716A (en) Pulse translating apparatus
SU127701A1 (en) Paraphase amplifier
US3275841A (en) Constant energy pulse generator
SU435564A1 (en) MAGNETIC ANALOG ELEMENT OF MEMORY