SU1515375A1 - Устройство дуплексной передачи и приема сигналов - Google Patents

Abstract

Изобретение относитс  к электросв зи. Цель изобретени  - повышение помехоустойчивости за счет компенсации эхо-сигналов. Устройство содержит входной согласующий блок 1, коммутатор 2, два ЦАП 3, 11, АЦП 4, г-р 5, два блока пам ти 6, 10, формирователь последовательности 7, вычитатель 8, сумматор 9. Дл  достижени  цели в устройство введены сумматор 12, четыре регистра 13-15, 18, счетчик 16, блок 17 адресации и элемент И 19. При дуплексной передаче происходит три одновременно протекающих процесса: 1 процесс - запись суммы отсчетов передаваемых эхо-сигналов и принимаемых сигналов

П процесс - расчет оценки эхо-сигнала, полученный в результате адаптации под параметры канала св зи

Ш процесс - запоминание рассчитанных оценок эхо-сигнала, компенсаци  их в суммарном стечении и преобразование в аналоговый вид принимаемого сигнала. Таким образом, в одной полосе частот организована дуплексна  передача сигналов, компенсаци  сигналов своего передатчика на входе приемника и выдача данных сигналов потребителю. 2 з.п. ф-лы, 3 ил.

Description

1

(21)kЗ 4 0 /2 -0

(22)15.12.87

(46) 15.10.89. Бюл. N° 38

(71)Новосибирский электротехнический институт св зи им. Н.Д.Псурцева

(72)В.Б.Малинкин (53) 621.393.3 (088.8)

(56)Авторское свидетельство СССР М 1133675, кл. Н Qi К 1/52, 1983.

(5) УСТРОЙСТВО ДУПЛЕКСНОЙ ПЕРЕДАЧИ И ПРИЕМА СИГНАЛОВ

(57)Изобретение относитс  к электросв зи . Цель изобретени  - повышение помехоустойчивости за счет компенсации эхо-сигналов. Устр-во содержит входной согласующий блок 1, коммутатор 2, два ЦАП 3, 11, АЦП.4, г-р 5, два блока пам ти 6, 10, формирователь последовательности 7, вычитатель 8,

сумматор 9. Дл  достижени  цели в устр-во введены сумматор 12, четыре регистра 13-15, 18, счетчик 1б, блок 17 адресации и элемент И 19. При дуплексной передаче происходит три одновременно протекающих процесса: I процесс - запись суммы отсчетов передаваемых эхо-сигналов и принимаемых сигналов; II процесс - расчет оценки эхо-сигнала, полученный в результате адаптации под параметры каналас св зи; III процесс - запоминание рассчитанных оценок эхо-сигнала, компенсаци  их в суммарном стечении и преобразование в аналоговый вид принимаемого сигнала. Т.о., в одной полосе частот организована дуплексна  передача сигналов, компенсаци  сигналов своего передатчика на входе приемника и выдача данных сигналов потребителю . 2 з.п. ф-лы, 3 ил.

§

сл

furl

.,Изобретение относитс  к электросв зи и может найти применение в устройствах передачи данных по каналам св зи ,

Целью изобретени   вл етс  повышение помехоустойчивости за счет компенсации эхо-сигнаЛов.

На фиг.1 изображена структурно- электрическа  схема устройства; на фиг.2 - структурно-электрическа  схема входного согласующего блока; на фиг.З структурно-электрическа  схема формировател  последовательности.

Устройство содержит входной согла- сующий блок 1 ,коммутатор 2,первый цифро аналоговый преобразователь 3 .аналого- цифровой преобразовательД .генератор 5, первый блок 6 пам ти, формирователь 7 последовательности, вы читатель 8, первый сумматор 9, . второй блок 10 пам ти, второй цифро- аналоговый преобразователь 11, второй сумматор 12, первый регистр 13, второ регистр l, третий регистр 15, счетчи 16, блок 17 адресации, четвертый регистр Ib и элемент И 19.

Блок 17 адресации содержит регистр 20, первый сумматор 21, второй сумматор 22 и дешифратор 23.

Входной согласующий блок 1 содержит сумматор 2 по модулю два, коммутатор 25, блок 26 посто нной пам ти триггер 27, счетчик 28 и линию 29 задержки .

Формирователь 7 последовательности содержит счетчик 30 и выделитель 31 переходов через нуль.

Устройство работает следующим образом .

Работу устройства можно разделить на процесс адаптации под параметры канала св зи и процесс дуплексной передачи информации.

Процесс адаптации под параметры канала св зи заключаетс  в следующем.

Сразу после включени  устройства все имеющиес  блоки обнул ютс  и привод тс  к исходному состо нию. От оконечного оборудовани  данных по управл ющему выходу поступает в момент адаптации логическа  единица. По этому сигналу принудительно на период адаптации под параметры канала св зи обнул етс  второй блок 10 пам ти , открываетс  элемент И 19, а также выход формировател  7 последовательности через замкнутый коммутатор

10

20

5

15 -

2 подключаетс  к входу входного согласующего блока 1. На вход формировател  7 последовательности по синхронизирующему выходу от оконечного оборудовани  данных поступают короткие синхроимпульсы.

Данные синхроимпульсы поступают на счетный вход счетчика 30. Таким образом, если на вход счетчика 30 поступают синхроимпульсы с частотой следовани  f В (где В - скорость передачи информации), то на выходе счетчика 30 будут импульсы с частотой

следовани  , где m - коэффициент делени  счетчика 30.

Коэффициент делени  m счетчика 30 выбирают из услови 

(1)

m

..L

Т

5

0

0

5

г 0

где L - длительность импульсной реакции эхо-тракта;

Т - длительность одного информационного сигнала. Импульсы с выхода счетчика 30  вл ютс  датчиком информационных символов а;, под которые производитс  обучение (адаптаци ) устройства под параметры канала св зи. Одновременно сигнал с выхода счетчика 30 формировател  7 последовательности подаетс  на вход выделител  31 переходов через нуль, в котором выдел ютс  границы 5 переходов информационных символов, например при переходе от а к а, от а,2 к а,, и т.д. Данные переходы отмечаютс  короткими импульсами.

Таким образом на вход входного согласующего блока 1 подаетс  с выхода формировател  7 последовательности информационный сигнал а;, а также синхросигнал , отмечающий короткими импульсами начало каждого символа а;.

Кроме того, по третьему входу подаетс  синхросигнал от оконечного оборудовани  данных с частотой следовани , равной скорости передачи информации В. Информационный сигнал, сформированный формирователем 7 последовательности , в m раз длиннее реального сигнала а;, который в дальнейшем будет передаватьс  по каналу св зи.

Информационный символ а на первом тактовом интервале во входном согласующем блоке 1 подаетс  на вход сумматора 2 по модулю два. Так как в первый момент времени лини  задержки

29 была обнулена, то на вход сумматора 2k по модулю два подаетс  нуль Выходной сигнал сумматора по мо- можно записать выражением

дули даа

I

а где

(

.

;о.,н и

3;

+ а;

(2)

1-1 овуч

обум

преобразованные по закону относительности информационные символы на i-M и (i-1)-M тактовом интервале; информационный символ, подлежащий передаче; @ - операци  суммировани  по модулю два.

Начало каждого информационного символа а; оБчч -° Р - - А - коро1ким синхроимпульсом, который поступает на обнул ющий вход триггера 27. Одновременно на тактовый вход триггера 27 подаетс  импульсна  последовательность , а на установочный вход - сигнал с первого выхода оконечного оборудовани  данных.

Сигналы, подаваемые на обнул ющий и установочные входы триггера 27,  вл ютс  приоритетными перед любыми другими сигналами. На установочный вход в период адаптации подаетс  сигнал логической единицы, поэтому на данны отрезок времени этот сигнал в управлении триггером 27 не участвует. 3 управлении триггером 27 на период адаптации участвуют сигналы, посту- пающие на обнул ющий и тактовый входы . Так как сигнал, поступающий на обнул ющий вход, имеет приоритет перед тактовым сигналом, поступающим на тактовый вход, то на первом тактовом интервале с началом первого обучающего а оь триггер 27 принудитель-

но устанавливаетс 

ние.

в нулевое состо Сигнал с выхода триггера 27 управл ет работой коммутатора 25, тем самым выход сумматора 2 по модулю два . оказываетс  подключенным к входу блока 2б посто нной пам ти. Таким образом , на первом тактовом интервале первого обучающего сигнала на вход блока 26 посто нной пам ти подаетс  первый информационный символ а-, перекодированный в соответствии с выражением (1) по закону относительности. Одно .

20

45

10

. временно синхронизирующий импульс кратковременно обнул ет счетчик 28. По Окончании синхронизирующего импульса счетчик 28 под действием тактовых импульсов, поступающих с выхода генератора 5, начинает измен ть свое состо ние от минимального значени  до максимального значени . Код, подаваемый с выхода счетчика 28 в сочетании с первым обучающим символом a,3F,,  вл етс  адресом в блоке 26 посто нной пам ти, где по соответствующим  чейкам записаны отсчеты рабочего 15 сигнала Зраб. (kut). Так, по адресу (t obuu 00....00) хранитс  отсчет Spoij, (kbt). Подстрочный индекс адресного кода означает систему счислени , величина k, л t - дискретный момент времени по влени  первого рабочего сигнала. Двоичные отсчеты ,(k;ut) последовательно по вл ютс  на выходе блока 2б посто нной пам ти и подаютс  на вход второго цифроаналогового 25 преобразовател  11, где преобразуютс  в аналоговый сигнал Spo5,(t). Сигнал SpQ6.i(t) поступает на вход канала св - св зи и далее в сторону противоположной станции. Одноврменно в период адаптации сигнал Spai.,i(t)  вл етс  сигналом обучени  под зхо-сигнал гна первом тактовом интерпале.

После прихода второго синхроимпульса триггер 27 возвращаетс  в единичное состо ние, так как по установочному входу с выхода формировател  7 последовательности синхросигнала нет и триггер 27 под действием синхроси нала записывает, логическую единицу, подаваемую на информационный вход. Под действием сигнала логической единицы с выхода триггера 27 коммутатор 25 подключает на вход блока 26 посто нной логический нуль.

Следовательно, на втором тактовом интервале адрес дл  блока 26 посто нной пам ти будет измен тьс  от (000...00), до (011..Л); по соответствующим адресам в блоке 26 посто нной пам ти сохран тс  нули.

Поэтому после окончани  действи  первого информационного символа а/о&уч на первом тактовом интервале на входе блока 26 посто нной пам ти на следующих (т-1)тактовых интервалсчх поступают по адресным входам нули. Аналогично обстоит дело и с другими информационными символами. Действительно , когда счетчик 30 отсчитает

ЗС

35

40

50

55

m импульсов, то на выходе выделител  31 переходов через нуль по вл етс  очеред ной синхроимпульс , который вновь устанавливает триггер 27 в нулевое состо ние . На выходе сумматора 2 по модул два по вл етс  второй информационный симгол, перекодированный по закону oTHOi 1 1тельности, Счетчик 28 вновь сбрасываетс  синхроимпульсом в нуль и начинает измен ть свое состо ние от миним.льного до максимального значени . На входы блока 2б посто нной пам ти подаетс  адрес, начина  с ( 000...00) до (агоьуч ll-lOj Производитс  обращение к второй линейке блока 26 посто нной пам ти, из которого вывод тс  отсчеты второго рабочего сигнала Spae-iCkut). Второй, рабочий сигнал S „„g ) вновь выводитс  на вход второго цифроанало- гового преобразовател  11. Таким образом во врем  адаптации под параметры канала св зи с выхода входного согласующего блока 1 по вл ютс  отсчеты рабочего сигнала Эрдц. (kut) на длительности одного тактового интервала . После окончани  данного тактового интервала входной согласующий блок 1 выдает на вход второго цифро- аналогового преобразовател  11 нули. Такой алгоритм первоначальной адаптации необходим дл  того, чтобы имелась возможность записать эхо-сигнал длительность которого много больше длительности рабочего сигнала. В процессе дуплексной передачи информации входной согласующий блок 1 выполн ет функции обычного модул тора (амплитудного, фазового или частотного ) .

По сним, каким образом производитс  настройка устройства под эхо- -сигналы.

При поступлении- отсчетов первого рабочего сигнала ) с выхода входного согласующего блока 1 они превращаютс  вторым цифроаналоговым преобразователем 11 в аналоговое напр жение Spog (г.), которое посту - пает на вход канала св зи и далее в сторону противоположной станции.

Сигнал Spo,6,(t) в зависимости от параметров подключенного канала св - г аи и его состо ни  оказываетс  преобразованным (свернутым) с импульсной реакцией канала св зи. Поэтому на входе аналого-цифрового преобразова0

5

0

5

0

5

0

5

0

тел  наблюдаетс  суммарный сигнал, который равен:

Xi(t) Spo,,(t)A g(t) + ,(t), (3) где g(t) - импульсна  реакци  эхо- тракта канала св зи;

;(t) - шуп, поступающий из канала св зи;

Символ означает операцию свертки;

Сигнал X(t) Б аналого-цифровом преобразователе А преобразуетс  в отсчеты цифрового сигнала X,(kur), которые поступают на вход второго сумматора 12.

Так как сигналом с управл ющего выхода оконечного оборудовани  данных элемент И 19 открыт, то на выходе последнего по вл етс  импульсна  последовательность с выхода генератора 5, управл юща  режимом работы первого блока 6 пам ти. Так, если на входе первого блока 6 пам ти установлено какое-либо число, по данному адресу вначале считываетс  прежнее содержимое данной  чейки пам ти, а затем записываетс  новое значение с выхода второго сумматора 12. Считываемое значение из первого блока 6 пам ти переписываетс  в четвертый регистр 18, Одновременно с началом формировани  первого сигнала .Ckit) во входном согласующем блоке 1 первым синхроимпульсом производитс  обнуление счетчика 1б. После окончани  первого синхроимпульса счетчик 1б под дейс-твием тактовых импульсов с выхода генератора 5 начинает измен ть свое состо ние с минимального значени  до максимального. Перекодированный по закону относительности первый информационный сигйал выхода входного согласующего блока 1 в сочетании с кодом, подаваемым с выхода счетчика 1б,  вл етс  адресом дл  первого блока 6 пам ти. Таким образом , при формировании формирователем 7 последовательности первого обучающего информационного символа а, в первом блоке 6 пам ти измен ютс  адреса , начина  с. (а ,.. .00)2 и окончива сь ( , , ,).

Так как первоначально первый блок 6 пам ти был обнулен, то из последнего из первой  чейки (адрес ... ..,00) вначале считываетс  нуль, который затем переписываетс  в мет.вер- тый регистр 18. На выходе второго

сумматора 12 по вл етс  первый отсчет суммарного процесса.

S,xo,(k,bt) Spo,e (k, ut) .- g(k,&t) + + , (k,bt),(A)

который записываетс  в первом блоке 6 пам ти по адресу (.. .ОО) . Аналогично отсчет дела с другими отсчетами . Так по адресу (a|og 00.. . 01 записываетс  отсчет S3xo,(kiit) SpoB,(k,&t) g(k&t) + + ,() (5)

и так далее.

Аналогично обсто т дела при формировании входным согласующим блоком 1 на очередных m тактовых интервалах SpQ6(k&t), соответствующего второ- му информационному символу ЗiгQs. первом блоке 6 пам ти по адресу (ajoguq 00.. . ОО). записываетс  отсчет, равный:

S3xoa(k,,&t) Spo,6,(k,it) g(kut) + + Г. (.it),(6)

где kjbt - дискретный момент времени

В  чейку пам ти по адресу () O0...0l),j записываетс  величина S.,no(k,,it) SoaB(k,ut) g(kut) +

(7)

9XOiVi mtT.it) - 5рав(

ri(k,,t).

при формировании формирователем 7 последовательности двухпозиционно- го сигнала после информационного символа агоБицвновь формируетс  Вновь в первом блоке 6 пам ти производис  обращение к первой линейке пам ти, в котором хран тс  отсчеты суммарного процесса S,o,(). При этом вновь

в первый момент производитс  считыва- 5 снимает положительный потенциал, тем

ние первый  чейки пам ти S5)(o,(k,ut) из первого блока 6 пам ти, которое переписываетс  в четвертый регистр l8. Во втором сумматоре 12 производитс  сложение 85x0, (k,bt) и S-,xo, (). Результат сложени  будет равен: S9xo,(ku,,ut) S3xo,(k,bt) +

+ S,xo,(k2n,..ut)

(8)

Sgxo,(k,&t) и S,,o,(k2,,ut) - отсчеты передаваемого сигнала в разные моменты времени.

Таким образом,после передачи N раз обучающего сигнала а одццВ первом блоке 6 пам ти будет хранитьс  величина м

Зэхо,) ±Sp,,(k.) gCkut) + I м (-1

+ &ftut).(9)

.1. . Многократное обучение необходимо

дл  того, чтобы усреднить действие помех, действующих в канале св зи, и тем самым улучшить качественные характеристики устройства в целом,

самым снимаетс  принудительный обнул ющий сигнал с второго блока 10 пам ти , а также коммутатор 2 отключает выход формировател  7 последователь40 ности от входа входного согласующего блока 1. Кроме того, закрываетс  элемент И 19, тем самым первый блок 6 пам ти переходит только в режим счи- иывани  информации, поэтому полученд5 ные в процессе обучени  эхо-сигналы остаютс  неизменными на прот жении сеанса св зи.

Вход входного согласующего блока 1 оказываетс  подключенным после обучени  к информационному выходу оконечного оборудовани  данных. Так как с выхода формировател  7 последовательности синхроимпульс больше не 55 поступает во входной согласующий блок 1, а с выхода оконечного оборудовани  данных после окончани  обучени  поступает логический нуль на установочный вход триггера 27, то последний

50

10

15

1537510

Как видно из формулы (9), дл  того чтобы иметь оценку эхо-сигнала, надо

20

25

30

S9xo,(kAc) разделить на N. Деление на N производитс  в четвертом регистре 18. Дл  того, чтобы разделить полу- ченный отсчет на N, необходимо величину отсчета Зэхо. (ku.t) сдвинуть на Z разр дов в старших разр дов так, чтобы 2 N, где Z - число сбрасываемых разр дов. Например, если N выбрано равным 6, то отбрасываем 6 младших разр дов и тем самым производим деление на б . Таким образом , после адаптации устройства под параметры канала св зи, входной coi- ласующий Олок 1 формирует N раз рабочие сигналы Spa6,(t) и ), а на данные рабочие сигналы канал св зи N раз откликнетс  эхо- сигналом. Отсчеты данного эхо-сигнала в виде двоичного числа записаны в первом блоке 6 пам ти. При обучении устройства под параметры канала св зи скорость считывани  и запись отсчетов из первого блока 6 пам ти равна скорости формировани  рабочих сигналов. Такой режим обеспечиваетс  подачей тактовой частоты на вход счетчика 1б точно такой же, что и на вход счетчика 28 во входном согласую1цем блоке 1.

После перебора N раз информационных символов а, og i oKOHe4Hoe оборудование данных по управл ющему выходу

снимает положительный потенциал, тем

самым снимаетс  принудительный обнул ющий сигнал с второго блока 10 пам ти , а также коммутатор 2 отключает выход формировател  7 последовательности от входа входного согласующего блока 1. Кроме того, закрываетс  элемент И 19, тем самым первый блок 6 пам ти переходит только в режим счи- иывани  информации, поэтому полученные в процессе обучени  эхо-сигналы остаютс  неизменными на прот жении сеанса св зи.

Вход входного согласующего блока 1 оказываетс  подключенным после обучени  к информационному выходу оконечного оборудовани  данных. Так как с выхода формировател  7 последовательности синхроимпульс больше не поступает во входной согласующий блок 1, а с выхода оконечного оборудовани  данных после окончани  обучени  поступает логический нуль на установочный вход триггера 27, то последний

устанавливаетс  в елиничное состо ние до окончани  сеанса св зи и подключает выход сумматора 2 по модулю два 2 к входу блока 26 посто нной пам ти .

Входной согласующий блок 1 превращаетс  тем самым по свойствам в обычный амплитудный, фазовый или частотный модул тор. Тип выбранного модул тора оговариваетс  перед сеансом св зи путем соответствующих записей в блоке 2б посто нной пам ти счетчиков рабочего сигнала, которые соответствуют перечисленным выше видам модул ции.

По сним каким образом производитс  дуплексна  передача информации. При дуплексной передаче происходит . три одновременно протекающих процесса . Первый процесс - это запись суммы отсчетов передаваемых эхо-сигналов и принимаемых сигналов. Данна  операци  производитс  с помощью аналогоцифро- вого преобразовател  4 и второго регистра lA.

Второй процесс - процесс расчета оценки эхо-сигнала, полученный в результате адаптации под параметры канала св зи. Данный процесс производитс  с помощью первого 6 и второго 10 блоков пам ти; первого 13 третьего 15 четвертого 18 регистров; первого 9 сумматора, счетчика 1б, блока 17 адресации, состо щего из первого 21. и второго 22 сумматоров; регистра 20 и дешифратора 23.

Третий процесс - запоминание рассчитанных оценок эхо-сигнала, компенсаци  их в суммарном стечении и преобразование в аналоговый вид принимаемого сигнала. Данный процесс осуществл етс  с помощью третьего регистра 15, вычитател  8 и первого цифроаналогового преобразовател  3. Рассмотрим более подробно реализацию первого процесса - процесса записи сигнала, поступающего из канала св зи.

Приходит принимаемый сигнал y,(t) который необходимо отделить от передаваемого сигнала (в нашем случае это Spae.; (kut)). Пусть на вход входного согласующего блока 1 поступает первый информационный символ а,. Со- гласно выражению (1), данный информационный символ а, перекодируетс  в сумматоре 2k по модулю два и линии 29 задержки в относительный информа

0

5

0

5

0

5

0

,(k&t)

ционный сигнал а . Значение данного информационного символа а совместно с кодом счетчика 28 указывает область пам ти блока 26 посто нной пам ти , в котором хран тс  отсчеты первого рабочего сигнала ), Данные отсчеты, пройд  первый цифроана- логовый преобразователь 3,/превращаютс  в аналоговые сигналы S gg (t), которые далее подаютс  в сторону противоположной станции. Одновременно с формированием рабочего сигнала SpaQ,(k&t) во входном согласующем блоке 1 на втором выходе последнего по вл етс  относительный информационный символ а, который совместно с кодом счетчика 1б указывает в первом блоке 6 пам ти область пам ти, в которой записан отклик канала св зи на первый рабочий сигнал.

Как указывалось выше, количество отсчетов, необходимых дл  формировани  рабочего сигнала п, меньше количества отсчетов записанного эхо-сигнала d при работе по реальным каналам св зи 1из-за наличи  реактивных элементов, а также наличи  дифференциальных систем каналов тональной частоты. Поэтому скорость обработки отсчетов эхо-сигнала должна быть как минимум в d/n раз выше, чем скорость формировани  рабочего сигнала. На входе аналого-цифрового преобразовател  k наблюдаем сумму двух сигналов: эхо-сигнала и принимаемого сигнала, а на выходе аналого-цифрового преобразовател  4 - ту же сумму, но в виде двоичного числа.

X,(k,ut) S3xo,(k,ut) + Y,(k,ut) (10) Здесь k,t обозначает первый дискретный момент времени, когда мы наблюдаем сумму двух сигналов на выходе аналого-цифрового преобразовател  k при дуплексном обмене. Данный отсчет X,(k,ut) с выхода аналого-цифрового преобразовател  k далее поступает во второй регистр И, имеющий длину, равную п последовательным  че йкам k разр дных слов. Поэтому в первый момент времени отсчет X,(k,&t) записываетс  в первый столбец второго регистра I . В последующий момент времени на выходе аналого-цифрового преобразовател  k наблюдаем сигнал X(), равный: X,) S,xo,() + Y,(kjut). (11)

После по влени  отсчета X,() последний записываетс  в первый стол13

бец второго регистра , а предыдущее содержимое первого столбца, т.е Х () переписываетс  во второй

столбец и так делее. После формировани  входным согласующим блоком 1 последнего отсчета рабочего сигнала второй регистр 1 полностью заполнис . При формировании первого отсчет второго рабочего сигнала в первый столбец второго регистра k уже буд записыватьс  отсчет суммарного процесса , состо щего из главной части второго рабочего сигнала, принимаемго сигнала на втором тактовом интервале и эхо-сигнала от первого рабочего сигнала, т.е.

X(k„,,t) S,,o(k,&t) + Y(k,At) -н + S5xo,(kn.,t:)(12)

Данные отсчеты на втором тактово интервале также последовательно запсываютс  во второй регистр-14,. продвига  предыдущие записанные отсчет к входу вычитател  8.

Аналогично обсто т дела и с дру- гими отсчетами.

По сним более подробно суть вторго происход щего процесса - процесс формировани  оценки эхо-сигнала. Из анализа формул (10)-(12) видно, что к каждому принимаемому отсчету g,(kfi добавл ютс  отсчеты эхо-сигналов, которые необходимо выработать и в дальнейшем скомпрометировать как указывалось выше. При формировании пер- вого рабочего сигнала на первом тактовом интервале входным согласуюи;им блоком 1 на выходе последнего по вл етс  относительный информационный символ aj . Значение данного символа в сочетании с кодом,подаваемым с выход счетчика 16 указывает в первом блоке 6 пам ти область пам ти,в которой записа образец эхо-сигнала S,o(kut). Счетчи 1б начинает измен ть свое состо ние, тем самым на выходе первого блока 6 пам ти последовательно по вл ютс  отсчеты первого эхо-сигнала. Как указывалось выше, отсчеты первого эхо- сигнала при многократном обучении оказалось в N раз больше реально существующих эхо-сигналов. Поэтому отсчеты первого эхо-сигнала, пройд  четвертый регистр 18, в котором от

брошены г младших разр дов, оказыва- г блоке 10 пам ти записываетс  величи ./JJ ,..ч(-п-1

ютс  поделенными на N (при выполнении услови  2 N).

Таким образом, при изменении адресации на первом тактовом интервале

эхо, (.,,it), едний m сигнала S ()

на ), по адресу В,

S,. (kj . it), а по адресу

первого эхо- При этом первые

величина

- последний отсчет

I/

от (а; 00...00),, А°„ до Af (aj 11...11)г на выходе четвертого регистра

18

последовательно по вл ютс  отсчеты первого эхо-сигнала (kit). Данные отсчеты затем подаютс  на первый вход первого сумматора 9 который совместно с вторым блоком 10 пам ти, первым регистром 13, блоком 17 адресации и третьим регистром 15 вырабатывает оценку эхо- сигнала на первом тактовом интервале. По сним каким образом это производитс , более подробно. Пусть в первый

момент времени (первый тактовый интервал ) блок 17 адресации вырабатывает адрес дл  второго блока 10 пам ти синхронно с адресацией дл  первого блока 6 пам ти. Таким образом, если дл  первого блока 6 пам ти указываетс  адрес А°о (а, 00...00), дл  второго блока 10 пам ти указываетс  ад20

5

0 5

0

5

0

рес (00...00) . Аналогично и с другими адресами, если дл .первого

I то

блока 6 пам ти указываетс  адрес А (а, 00... О ) , то дл  второго блока 10 пам ти указываетс  адрес В.

ю

(00...01)2 и т.д. Здесь и далее подстрочные индексы (т.е. 2 и 10) обозначают систему счислени . Пор док выработки такой адресации будет по снен ниже.

Так как второй блок 10 пам ти в момент обучени  под эхо-сигналы (kut) был принудительно обнулен

сигналом с выхода оконечного оборудовани  данных, во втором блоке 10 пам ти по всем адресам в данный момент времени хран тс  нули. Пор док обращени  к  чейкам пам ти второго блока 10 пам ти следующий. В начале из какой-либо  чейки по заданному адресу считываетс  прежнее содержимое , а затем вновь по этому же адресу записываетс  результат суммировани  с выхода первого сумматора 9. Тг;- ким образом, из  чейки с адресом В второго блока 10 пам ти вначале в первый момент считываетс  нуль, а затем записываетс  результат суммировани  с выхода первого сумматора 9, т.е. величина S,,o, (k.t) + О S5,o,(k,t).

Ааналогично по адресу В, во втором

,..ч(-п-1

эхо, (.,,it), едний m сигнала S ()

на ), по адресу В,

S,. (kj . it), а по адресу

первого эхо- При этом первые

величина

- последний отсчет

n отсчетов первого эхо-сигнала одновременно запоминаютс  в третьем регистре 15. Это будет оценка суммарного эхо-сигчала на первом тактовом интервале . С началом второго тактового интервала блок адресации 17 начинает адресацию дл  второго блока 10 пам ти со сдвигом на величину п. Таким

а

образом, если дл  первого блока 6 па- ю первого сумматора 9 будут только отм ти вырабатываетс  адрес А, (а, 00.,,00)2, то дл  второго блока 10 пам ти вырабатываетс  адрес, равный

А°о + ю При переходе счетчика 1б в следую- -js сам

щее состо ние на первый блок 6 пам счеты йторого эхо-сигнала S xo Ckj-n ль): S,o(l d-nvibt);.. . S9xo(kjut).

Данные отсчеты записываютс  по адре- . Е;„ , ,,, соответ10

ственно,

ти выдаетс  адрес, равный А,, (а 00,,,01)

1

а на второй блок 10 пам г -и

На третьем тактовом интервале /17 адресации вновь передвигает сво адресацию еще на п. Таким образом

ти вырабатываетс  адрес, равный В

4VJ

Таким образом, с началом второго так- 20 если на выходе счетчика 16 адреса

А тового интервала считывание и запись во втором блоке 10 пам ти производитс  со сдвигом на п относительно пер- .вого тактового интервала. Если на выходе счетчика 16 совместно с перекодированным символом на втором тактовом интервале последовательно по вл ютс  адреса в А ,А|о,А fp., .. . ,

ж О

А

10

ю 10 А , ТО на выходе блока 17 ад

измен ютс  в виде n.g , п,д , «ю

сации пор док обращени  к BTOpOM блоку 10 пам ти будет следующий: В

25 В

7rt + 1 (О

В

,7г. t 2 „d

, Л.°

10

В

ю ва«-1

1,1 г,г

D лл т D

10 10

, Соответс

Ю 10 10

венно на выходе первого сумматора будут знамени  отсчетов эхо-сигна

,,,А

сации по вл ютс  адреса дл  второго

,д , то на выходе блока 17 адрев виде 30 .dMUt) + 5„ог(. U t) +

блока 10 пам ти соответственно в ви

( )--

0 -ЧО

( /ч

В

+ n,o ) В

вП .

io 5., 10 ,„ (

- В ,г, ; В ,„ ; В,. ; В,

п-1

р

(О (О 10 0

- о Тогда с началом второг тактового интервала из первого блтэк 6 пам ти по адресу А считываетс  (k,it), а из второго блока 10 пм ти по адресу в|,

- значение S

9iro,

(kj,At) , Аналогично по адресу А из первого блока 6 пам ти считываетс  отсчет ) , ф из второго блока 10 пам ти - отсчет ;S,,yo,() и т,д, В результате суммировани  в первом сумматоре 9 по вл етс  сумма двух отсчетов (в первый момент) S,xoj(k, t) + ,). В следующий момент данна  сумма будет равна ) + S,xo,() и т,д. При этом результат суммировани  первого сумматора 9 записываетс  вновь во второй блок 10 пам ти. Так по адрес записываетс  сумма, равна 

а по адS5xo .,() + S,o,(4,f,t

(k,) -t- S,o,(k,b t), pecy B ;; - ) +

Состо ние сметчика l6 дешифрируес  дисшифратором 23, При этом, если счетчик 1б измен ет свое состо ние от A°Q до , то на выходе дешифратора 23 логическа  единица. Ес

ли состо ние дешифратора 23 измен етс  от до , то на выходе дешифратора 23 - логический нуль. Данный сигнал с выхода дешифратора 23 принудительно обнул ет первый регистр 13. Таким образом, на входном тактовом интервале при изменении состо ни  счетчика 1б от А ,„ до А. на выходе

а

первого сумматора 9 будут только отсам

счеты йторого эхо-сигнала S xo Ckj-n ль): S,o(l d-nvibt);.. . S9xo(kjut).

Данные отсчеты записываютс  по адре- . Е;„ , ,,, соответ10

ственно,

На третьем тактовом интервале бло /17 адресации вновь передвигает свою адресацию еще на п. Таким образом,

А А

10

ю 10 А , ТО на выходе блока 17 адреизмен ютс  в виде n.g , п,д , «ю

сации пор док обращени  к BTOpOMi/ блоку 10 пам ти будет следующий: В

2ц

5 В

7rt + 1 (О

В

,7г. t 2 „d

, Л.°

10

В

ю ва«-1

1,1 г,г

D лл т D

10 10

, Соответст Ю 10 10

венно на выходе первого сумматора 9 будут знамени  отсчетов эхо-сигнала

в виде 30 .dMUt) + 5„ог(. U t) +

+ S5);( ( t)

S,,

S,,o,(4ut) + S5xoi()

.(k

эуо,

ut);

(kj.. &t)

,(kd-7.,ut) + ,();

40

):

S.xo,(

,(kd-n4,ut)5 S.xo,(kj-nvi t);

0

5

5эхо, (kjut).

Первые n отсчетов суммарного процесса с выхода первого сумматора 9 вновь заг(исываютс  в третий регистр 15, который характеризует оценку эхо- сигнала на третьем тактовом интервале . Аналогично протекает процесс и на других тактовых интервалах.

По сним, каким образом протекают процессы в блоке 17 адресации. Как показано выше, на первом тактовом интервале на выходе блока 17 адресации пор док обращени  к  чейкам пам ти будет таким же, как и обращение к  чейкам пам ти первого блока 6 пам ти . Однако работоспособность выработки оценки эхо-сигнала не зависит от того, с какого состо ни  начина- етс  обращение в первый момент к  чейкам пам ти второго блока 10 пам ти . Пусть в первый момент времени в регистре 20 хранитс  число п,о , Тогда на выходе первого сумматора 21 будет значение, равное -п,о + п,о 0. Таким образом, на второй вход второго сумматора 22 подаетс  логический нуль, поэтому сигналы с выхода счетчика 16 беспреп тственно проход т на выход второго сумматора 22, тем самым обеспечиваетс  синхронность адресации дл  первого 6 и второго 10 блоков пам ти.

С началом второго тактового интервала его начало сопровождаетс  синхроимпульсом от оконечного оборудовани  данных, тем самым состо ние первого сумматора 21 записываетс  в регистр 20. Как было показано выше на выходе первого сумматора 21 был логический нуль. Тогда на выходе первого сумматора 21 по вл етс  сигнал, равный п,о , который подаетс  на второй вход второго сумматора 22. Таким образом производитс  увеличение адресации на втором тактовом интервале дл  второго блока 10 пам ти на п.

Аналогичны процессы на третьем тактовом интервале. Действительно после записи в регистр 20 с началом третьего тактового интервала сигнала п,(, с выхода сумматора 21 на выходе последнего по вл етс  значение о 10 2п(о и так далее.

По сним третий процесс - процесс компенсации отсчетов эхо-сигналв в суммарном процессе, поступающем из канала св зи. Как показано выше, суммарный процесс, поступающий из канала св зи, хранитс  во втором регистре 1, а оценки эхо-сигнала хран тс  в третьем регистре 13. После окончани  выработки оценки эхо-сигнала последние последовательно по сигналу с второго выхода аналого-цифрового преобразовател  (строб-импульсы окончани  преобразовани ) начинают считыватьс  из третьего регистра 15. На выходе вычитател  8 остаетс  лишь принимаемый сигнал, поступающий от противоположной станции из канала

св зи, который далее преобразуетс  первым аналого-цифровым преобразователем 3 в аналоговую величину и выдаетс  потребителю.

Таким образом в одной полосе частот организована дуплексна  передача сигналов, компенсаци  сигналов своего . передатчика на входе приемника и выдача данных сигналов потребителю.

Claims (2)

1. Устройство дуплексной передачи и приема сигналов, содержащее входной согласующий блок, коммутатор, вычита- тель, генератор,формирователь последовательности , первый блок пам ти, первый цифроаналоговый преобразователь , последовательно соединенные второй цифроаналоговый преобразователь и аналого-цифровой преобразователь , последовательно соединенные первый сумматор и второй блок пам ти, 5 причем первый выход формировател  последовательности подключен к первому входу коммутатора, второй вход которого соединен с вторым входом второго блока пам ти, выход генератора подключен к первым входам входного согласующего блока, аналого-цифрового преобразовател , первого блока пам ти и третьему входу второго блока пам ти, отличающее- с   тем, что, с целью повышени  помехоустойчивости за счет компенсации эхо-сигналов, введены первый, второй и третий регистры, элемент И, последовательно соединенные счетчик и блок адресации,последовательно соединенные четвертый регистр и второй сумматор , выход которого подключен к второ- . му входу первого блока пам ти, третий, четвертый и п тый входы которого соединены соответственно с выходами счетчика, элемента И и первым выходом входного согласующего блока, выход первого блока пам ти подключен к первому входу четвертого регистра, второй выход которого подключен к первому входу первого сумматора, второй вход которого соединен с выходом первого регистра, первый и второй входы которого соединены соответственно с выходом второго блока пам ти и первач выходом блока адресации, второй выход которого подключен к четвертому входу второго блока пам ти, первый выход аналого-цифрового преобразовател 

19

подключен к первому входу второго регистра и второму входу второго сумматора , второй выход аналого-цифрового преобразовател  подключен к второму входу второго регистра и первому входу третьего регистра, второй вход и сыход которого соединены соответственно с выходом первого сумматора и первым входом вычитател , второй вход и выход которого соединены соответственно с выходом второго регистра и входом первого цифроаналогового преобразовател , выход генератора подключен к первым входам счетчика и элемента И, вторым входам блока адресации и четвертого регистра и третьим входам первого и третьего регистров , второй вход коммута ора соединен с.вторыми входами входного согласующего блока и элемента И, второй вход счетчика соединен с третьими входами входного согласующего блока и блока адресации и входом формировател  последовательности, второй выход которого подключен к четвертому входу коммутатора, первый и второй выходы которого подключены к четвертому и п тому входам входного согласующего блока, второй выход которого подключей к входу второго цифроаналогового преобразовател , при этом блок адресации содержит дешифратор и последовательно соединенные регистр, первый сумматор и второй сумматор, первый и второй входы которого соединены соответственно с входом дешифратора и первым входом регистра, второй и третий входы которого  вл ютс  вто

5 ЗО 537520

рым и третьим входами блока адресации , первым и четвертым входами, первым и вторым выходами которого  вл ютс  соответственно вход дешифратора и второй вход первого сумматора, выходы дешифратора и второго сумматора .

0

5

5 ЗО

0

5

2. Устройство по П.1, отличающеес  тем, что формирователь последовательности содержит последовательно соединенные счетчик и вьщелитель переходов через нуль, вход и выход которого  вл ютс  первым и вторым выходами формировател  последовательности , входом которого  вл етс  вход счетчика.

3 Устройство по П.1, о т л и - чающеес  тем, что входной согласующий блок содержит триггер, счетчик, последовательно соединенные линию задержки, сумматор по модулю два, коммутатор и блок посто нной пам ти , второй вход которого соединен с выходом счетчика, первый вход которого соединен с первым входом триггера , выход которого подключен к второму зходу коммутатора, выход сумма- гора по модулю два подключен к входу линии задержки и  вл етс  первым выходом входного согласующего блока, вторым выходом, первым, вторым, третьим , четвертым и п тым входом которого  йл юю  соответственно выход блока пам ти, второй вход триггера, второй вход счетчика, второй вход сумматора по модулю два и третий вход триггера.

(риэ.2

фиг.Ъ