SU1510011A1 - Device for recovering information from memory units - Google Patents
Device for recovering information from memory units Download PDFInfo
- Publication number
- SU1510011A1 SU1510011A1 SU884383816A SU4383816A SU1510011A1 SU 1510011 A1 SU1510011 A1 SU 1510011A1 SU 884383816 A SU884383816 A SU 884383816A SU 4383816 A SU4383816 A SU 4383816A SU 1510011 A1 SU1510011 A1 SU 1510011A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- decoder
- inputs
- group
- outputs
- address
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть применено в различных типах запоминающих устройств: ОЗУ, ПЗУ, ППЗУ и РПЗУ, дл выбора словарной шины. Целью изобретени вл етс увеличение быстродействи устройства. Устройство дл выбора информации из блоков пам ти содержит первый дешифратор 1, группу словарных шин 21...2п, группу коммутаторов словарных шин 31...3п и второй дешифратор 4. Введение в устройство группы коммутаторов словарных шин и второго дешифратора позволило увеличить быстродействие устройства в п2 раз. 1 ил.The invention relates to computing and can be applied to various types of storage devices: RAM, ROM, PROM and ROM, for selecting a word line. The aim of the invention is to increase the speed of the device. The device for selecting information from the memory blocks contains the first decoder 1, the group of word lines 2 1 ... 2 n , the group of switches of word lines 3 1 ... 3 n and the second decoder 4. Introduction to the device of the group of switches word lines and the second decoder allowed to increase the speed of the device n 2 times. 1 il.
Description
КПKP
п.P.
СПSP
Изобрете ше относитс к вычислительной технике и может быть применено в различных типах запоминающих устройств (ОЗУ, ПЗУ, ППЗУ и РПЗУ дп выбора словарной шины.The invention relates more to computing and can be used in various types of storage devices (RAM, ROM, PROM and RPZU for selecting a wordbus.
Цель изобретени - повышение .быстродействи .The purpose of the invention is to increase the speed.
На чертеже представлена блок-схема устройства.The drawing shows the block diagram of the device.
Устройство дл выбора информации из блоков пам ти содержит первый дешифратор 1, группу словарных шин 2-2, группу коммутаторов словарных шин 3 - 3,, второй дешифратор 4.The device for selecting information from the memory blocks contains the first decoder 1, the group of word lines 2-2, the group of switches of word lines 3 - 3 ,, the second decoder 4.
Устройство работает следующим образом ,,The device works as follows,
При подаче адресных сигналов на первую X - h вторую X „,- X группы входных адресных шин дешифраторов 1 и 4 последние начинают обра- батьшать их, на выходе дешифратора 1 по вл етс положительный потенциал, который, распростран сь по шине ускоренного переноса, поступает на информационные входы коммутаторов словарных шин, одновременно на один из управл ющих входов коммутаторов поступает нулевой потенциал с дешифратора 4. Коммутатор срабатывает, пропуска положительный потенциал на выбранную словарную шину, В это врем остальные словарные шины в данной группе не выбраны и нулевой поте 1щал на них поддерживаетс с помощью нижнего транзистора коммутатора. При смене адресного сигнала процесс повтор етс .When the address signals are sent to the first X - h second X, - X groups of input address buses of the decoders 1 and 4, the latter begin to process them, the output of the decoder 1 shows a positive potential, which spreads along the accelerated transfer bus the information inputs of the word bus switches, simultaneously to one of the control inputs of the switches, receive the zero potential from the decoder 4. The switch works, passes a positive potential to the selected word bus. At this time, the other word lines The currents in this group are not selected and zero sweat is supported on them using the switch lower transistor. When the address signal is changed, the process is repeated.
Предлагаемое устройство обладает большим быстродействием. Врем распространени сигнала по словарной шине t RC дл предлагаемого устR СThe proposed device has great speed. The propagation time of the signal on the wordline t RC for the proposed RR device
роиства t rotes t
п пpn
.количество разбиений.The number of partitions.
Таким образом, быстродействие предлагаемого устройства увеличнва 2Thus, the speed of the proposed device is 2
етс в п раз.goes n times.
5five
00
5five
30thirty
3535
Форм у л а изобретени Formula inventions
Устройство дл выбора информации из бпокоз пам ти, содержащее первьй дешифратор и словарные шины, причем входы первого дешифратора вл ютс адресными входаьйг первой группы устройства , отличающеес тем, что, с целью повьш1ени быстродействи , в него введены группа коммутаторов словарных шин, второй дешифратор , входы которого вл ютс адресными входами второй группы устройства , выходы второго дешифратора соединены соответственно с управл ющими входами коммутаторов словарных шин, выходы которых соответствен- но соединены с входами словарных шин, а информационные входы коммутаторов словарных шин соединены с выходом первого дешифратора и вл ютс первыми адресными выходами устройства, выходы словарных шин вл ютс вторыми адресными выходами устройства.A device for selecting information from a memory binder containing a first decoder and word lines, the inputs of the first decoder being addressable inputs of the first group of device, characterized in that, in order to improve speed, a group of wordbus switches, a second decoder, inputs are entered into it which are the address inputs of the second group of the device, the outputs of the second decoder are connected respectively to the control inputs of the word line switches, the outputs of which are respectively connected to the inputs word lines, and the information inputs of word line switches are connected to the output of the first decoder and are the first address outputs of the device, the word line outputs are the second address outputs of the device.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884383816A SU1510011A1 (en) | 1988-02-25 | 1988-02-25 | Device for recovering information from memory units |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884383816A SU1510011A1 (en) | 1988-02-25 | 1988-02-25 | Device for recovering information from memory units |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1510011A1 true SU1510011A1 (en) | 1989-09-23 |
Family
ID=21357822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU884383816A SU1510011A1 (en) | 1988-02-25 | 1988-02-25 | Device for recovering information from memory units |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1510011A1 (en) |
-
1988
- 1988-02-25 SU SU884383816A patent/SU1510011A1/en active
Non-Patent Citations (1)
| Title |
|---|
| За вка EP № 0056187,. кл. G 11 С 17/00, 11/40, опублик. 1981. За вка JP № 58-33633, кл. G 11 С 11/34, опублик. 1983. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960008544A (en) | Method and apparatus for selecting multiple memory banks | |
| KR960008833A (en) | Semiconductor memory | |
| KR850008569A (en) | Semiconductor memory device | |
| GB1532278A (en) | Data processing system and memory module therefor | |
| KR910007130A (en) | Programmable logic elements and logic blocks for them and methods of defining their functions | |
| KR850004684A (en) | Semiconductor memory | |
| KR900019028A (en) | Semiconductor Memory Device with Redundant Block | |
| JPS57150190A (en) | Monolithic storage device | |
| KR970051195A (en) | Lower word line driver circuit and semiconductor memory device using same | |
| KR860003603A (en) | Semiconductor memory | |
| KR860004409A (en) | Semiconductor memory | |
| US4475181A (en) | Semiconductor memory | |
| KR840001731A (en) | Addressing device with sequential word order | |
| KR970051152A (en) | Semiconductor Memory Device with Data Bus Line Structure Suitable for Fast Burst Read / Write Operation | |
| KR890007169A (en) | Buffer memory controller | |
| KR880000966A (en) | Semiconductor memory devices capable of selective operation of memory cell blocks | |
| KR940020415A (en) | COLUMN REDUNDANCE CIRCUIT CONFIGURATION FOR A MEMORY | |
| SU1510011A1 (en) | Device for recovering information from memory units | |
| ES8801462A1 (en) | Computer memory apparatus. | |
| KR920020501A (en) | Semiconductor memory | |
| KR850008561A (en) | Semiconductor Lead Only Memory Device | |
| KR970063260A (en) | Predecoder circuit and decoder circuit | |
| SU1499354A1 (en) | Device for addressing memory units | |
| SU1661774A1 (en) | Memory units addressing device | |
| KR920018761A (en) | Semiconductor memory |