SU1509761A1 - Устройство контрол отношени сигнал-помеха - Google Patents

Abstract

Изобретение может быть использовано в радиолини х при приеме дискретных сигналов. Цель изобретени  - повышение точности достигаетс  за счет моделировани  канала св зи и введении характеризующих его помех в канал св зи при контроле отношени  сигнал-шум. В устройстве с помощью последовательно соединенных приемника, блока 3 измерени  уровн  сигнала, блока 4 генераторов помех, блока 2 демодул торов, блока 6 обработки сигналов ошибки, блока 7 функционального преобразовани , к третьему входу которого подключен блок 8 опорного напр жени , аналогового вычислительного блока 9 и блока 10 вычитани , прин тый сигнал в смеси с помехой после преобразовани  по частоте и демодул ции обрабатывают путем осуществлени  оценки уровн  принимаемой смеси, изменени  отношени  сигнал-помеха за счет двухкратного добавлени  к этой смеси помех известного уровн , а после демодул ции определ ют приращени  ошибок, возникающие при соответствующих изменени х отношени  сигнал-помеха и вычисл ют исходное отношение сигнал-помеха. Управление устройством осуществл етс  блоком 5 управлений. 1 с., 6 з.п. ф-лы, 8 ил.

Description

31509761

изменени  отношени  сигнал - помеха за счет двухкратного добавлени  к этой смеси помех известного уровн , а после демодул ции определ ют при- ращени  ошибок, возникающие при соответствующих изменени х отношени  сигнал - помеха и вычисл ют исходное отношение сигнал - помеха. Управление устройством осуществл етс  блоком 5 управлений. 6 з.п. ф-лы, 8 ил.

Изобретение относитс  к области радиоизмерений и может быть использовано в радиолини х при приеме дискрет ных сигналов.

Цель изобретени  - повышение точности контрол  путем моделировани  канала св зи и введени  характеризующих его помех в канал св зи при конт- роле отношени  сигнал - шум.

На фиг.1 представлена блок-схема устройства; на фиг.2 - структурные схемы блока измерени  уровн  сигнала и блока генераторов помех; на фиг.З- структурна  схема блока обработки сигналов ошибки; на фиг.4 - структурна  схема блока управлени ; на фиг.5 - структурна  схема блока функционального преобразовани ; на фиг.6 - струк турна  схема блока опорных напр же- НИИ; на фиг.7 - структурна  схема вычислительного блока; на фиг.8 - диаграммы , по сн ющие работу устройства

Устройство содержит приемник 1, блок 2 демодул торов, блок 3 измерени  уровн  сигнала, блок 4 генераторов помех, а также последовательно соединенные блок 5 управлени , блок 6 обработки сигналов ошибки, блок 7 функционального преобразовани , к третьему входу которого подключен блок 8 опорного напр жени , аналоговый вычислительный блок 9 и блок 10 сравнени , при этом выход приемника 1 через последовательно соединенные блок 3 измерени  уровн  сигнала, бло 4 генераторов помех и блок 2 демодул торов подключен к соответствующим входам блока О обработки сигналов ошибки.

Блок 3 измерени  уровн  сигнала содержит детектор 11, к выходу которого подключен аттенюатор 12.

Блок 4 генераг&ров помех содержит последовательно соединенные первый генератор 13 помехи и первый суммато 14, а также второй . генератор 15 помехи и второй сумматор 16.

Блок 6 обработки сигнала ошибки содержит последовательно соединенные первые сумматор 17 по модулю два, электронный ключ 18, интегратор 19, ороговый блок 20, накопитель 21 и ифроанапоговый преобразователь 22, а также последовательно соединенные вторые сумматор 23 по модулю два, электронный ключ 24, интегратор 25, пороговый блок 26, накопитель 27 и цифроаналоговый преобразователь 28.

Блок 5 управлени  содержит nocyie- овательно соединенные тактовый генератор 29, первый элемент И 30, счет-- чик 31, ждущий мультивибратор 32 и элемент НЕ 33, при этом выход ждущего мультивибратора 32 . подключен к вхоу второго элемента И 34, к второму входу которого подключен генератор 35 считывани .

Блок 7 функционального преобразовани  содержит последовательно соединенные первые аналоговый сумматор 35, функциональный усилитель 36 и блок 37 вычитани , а также последовательно соединенные вторые аналоговый сумматор 38, функциональный усилитель 39 и блок 40 вычитани , при этом к вторым входам первого 37 и второго 4.0 блоков вычитани  подключен выход третьего функционального усилител  41.

Блок 8 опорного напр жени  содержит последовательно соединенные генератор 42 пилообразного напр жени , первый электронный ключ 43 и второй электронный ключ 44, параллельно которому подключен конденсатор 45 пам ти .

Аналоговый вычислительный блок 9 содержит последовательно соединенные первый умножитель на два 46, первый блок 47 вычитани , первый аналоговый делитель 48, первый аналоговый умно-, житель 49 и второй блок 50 вычитани , к второму входу первого аналогового делител  48 подключены последователь-

но соединенные третий блок 51 вычитани  и второй умножитель 52 на два, к второму входу второго блока 50 вычитани  подключен выход четвертого блока 53 вычитани , к входам которог подключены соответственно второй 54 и третий 55 аналоговые делители.

Работа устройства основана на наличии нелинейной зависимости между веро тностью ошибки и отношением сигнал - помеха h Р, /Р при приеме

дискретного сигнала.

Так, при нормальном распределении отношени  мощностей сигнала и помехи в канале св зи h -2 .In(2) дл  сигналов частотной телеграфии (ЧТ) и h -1п(2Р ) дл  сигналов ОФТ; дл  радиоканала с замирани ми при релеев ском распределении амплитуд

2. 1

h г;- - 2 дл  сигналов ЧТ.

от

При измерении исходное отношение сигнал - помеха h и веро тность ошибки в канале Р неизвестны. Создадим модель канала св зи, в которой принимаема  смесь сигнала и помехи

PC - РП

дополн етс  искусственной Р

помехой с мощностью г , котора  имеет те же статистические характери тики, что и помеха в канале св зи. Статистические характеристики помехи определ ютс  до начала передачи и считаютс  неизмен ющимис  в течение времени передачи. Эти характеристики сохран ютс  практически неизменными длительное врем  (дес тки минут и выше) относительно передачи коротких сообщений, например в сет х передачи данных. В результате отношени  сигнал помеха на вьрсоде смоделированных каналов св зи будут равны:

PC

h р; +-р

г . PC hz (1)

П

+-2Р

и веро тности ошибки при приеме сигнала

р, РО + &Р,;

Р, РО + йРг .

(2)

|ЛР, P, - P, f(h, ) - f(ho) f(h ) - f.(h) liP P - P f(h) - f(h|) f(h5 + iht) - f(tio).

где величина h выражаетс  согласно (9) через Ahf и h.

Так, например, при нормальном распределении веро тностей мощностей

Дополнительные ошибки, вносимые моделью канала, вьщел ютс  при поэлементном сложении по модулю два демо- дулированного сигнала (фиг.8 диаграмма 1) и демодулированных сигналов с дополнительной помехой (фиг.8 диаграммы 2 и 3).

Отношение числа дополнительных ошибок (п и п) к общему числу посылок за врем  цикла измерени  (N) при достаточно большом N равно дополнительным значени м веро тности ошибки

UP.

2i .

N

др 2i

ut-i N

(3)

Таким образом, изменение веро тностей ошибки в модели канала св зи может быть измерено.

Изменение отношени  сигнал - помеха

« РП - 2р;

Откуда

2Pn+Pin

Рп+2Рп

. 1, -

о , - ---f Гцf Гп

bh

г

2 (bhi - uh) „Jt - ,ьд

п

п

(6) (7)

зо д

45

0

Отношение сигнал помеха в канале св зи

и: f- -. . (8)

tnin

Подставив (7) в (8),получаем

ь« - . -2Дп1 :; ДЬ , ,

0 РГ 2Г&11,

Таким образом, измерив изменение отношени  сигнал - помеха при добавлении дополнительной помехи, можно однозначно определить отношение сигнал- помеха в канале св зи.

Изменение отношени  сигнал - помеха можно определить по изменению веро тности , ошибки в модели канала

(10)

55

сигнала и помехи в канале св зи, когда Р„ f(h ) (- ,,-) получа-

ем

1 . ho + ЛЬТ 1 / h

j- exp(- ---5)2 5

с ho + uhlч 1 i hl

2 xPV--5 )2 2

Таким образом, имеем систему из двух уравнений, в которьк величины &Р, и &Рг измер ютс , а значени  ДЬ и uh  вл ютс  неизвестными, т.е. возможно однозначное решение системы уравнений относительно ДЬ, uhj, вычисление по этим значени м

fuh ht - h С(РО + ЛР, ) - bhl hl-hl cfCP, +ЛР) при этом принимаем, что веро тность искажени  одной и той же посыпки в канале св зи и в модели канала равна нулю, поскольку требовани  к ве- ро тности ошибки в канале достаточно

&h - (Po + АР, ) + 21n(2P, ) uh - (Р„ + ДРг ) + 21n(P, ) .

В устройстве решение данной систе мы уравнений осуществл етс  аналоговым вычислительным блоком 9 на основе измеренных з;начений Д Р, и & Р , из ко- торых формируютс  значени  величин uh иДЬ с помощью подставл емого блоком 8 опорного напр- жени  значени  PQ и согласно формулы (9) производитс  вычисление величины h, котора  сравниваетс  с величиной полученной из опорного значени . РО f (h). Равенство этих величин эквивалентно одновременному обращению обоих уравнений системы в тождества, . реше- нию системы. Значение опорного напр - . жени  в этот момент определ ет веро тность ошибки в канале св зи.

Вводимые блоки имеют следующее назначение, ,

Блок 3 измерени  уровн  сигнала (фиг,2) предназначен дл  формировани  напр жени , пропорционального действующему значению величины смеси сигнала и помехи, принимаемой прием-

НИКОМ Р.. + РП.

- . I 11.

Блок А генераторов помех (фиг.2). предназначен дп  формировани  помех, имеющих статистические характеристики

1509761

и веро тности ошибки Pj, fCh) в канале св зи.

Так как зависимость Р f (h ) однозначна, то существует и обратна  зависимость h tf(P) и можно записать

LP(PO) Ч (РО).

(11)

и получаем

велики и веро тность двухкратного искажени  посылки достаточно мала. Так, дл  приводимого примера h -2ln(2P),

(12)

помех конкретного канала св зи и величину , определ емую значением измеренного уровн  сигнала Р /Р const . а также дп  сложени  вырабатываемых помех с принимаемым сигналом в сумма™ торах, образующих модель канала св - зи.

Блок 5 управлени  (фиг.4) предназначен дл  формировани  сигналов, управл ющих работой устройства. С пог мощью тактового генератора 29, синхронизируемого принимаемым сигналом, формируетс  последовательность импульсов (фиг.8 диаграмма 6), число которых подсчитываетс  счетчиком 31 (фиг.8 диаграмма 7), объем.которого определ ет число посылок в цикле измерени  (объем выборки). По заполнении счетчика 31 на его выходе формируетс  одиночный импульс (фи г.8 диаграмма 8), которым запускаетс  ждущий мультивибратор 32, формирующий управл ющий импульс (фиг.8 диаграмма 9), который используетс  дл  приведени  в исходное состо ние и запуска отдельных блоков устройства в новом цикле измерени , а также разрешает выдачу на выход блока импульсов

9150

считывани  (фиг.8 диаграмма 0) на врем  действи  управл ющего импульса

Блок б обработки сигналов ошибки (фиг.З) предназначен дл  вьщелени  искаженных посылок, возникающих в модели канала св зи путем сложени  по модулю два демодулированного сигнала , принимаемого приемником (фиг.8 диаграмма 1),и демодулированных сиг- налов, полученных в модели канала св зи (фиг.8 диаграммы 2 и 3), формировани  импульсов, соответствующих искаженным посьшкам (фиг.8 диаграммы 4 и 5) и записи этих импульсов в нако пители 21 и 27.

Дл  исключени  коротких импульсов возникающих при краевых искажени х посьшок и не  вл ющихс  ошибками, применены интеграторы 19 и 25 и пороговые блоки 20 и 26. Импульсы, записанные в накопители 21 и 27, считываютс  в цифроаналоговые преобразователи 22 и 28 (фиг.8 диаграммы II и 12) импульсами считывани  из блока 5 управлени  по окончании цикла счета (фиг.8 диаграмма 10).

На выходах преобразователей 22 и 28 формируютс  напр жени , пропорциональные числу импульсов, поступивших на их входы, т.е. числу ошибок за врем  цикла измерени , т.е. дополнительным изменени м веро тности ошибки (фиг.8 диаграммы 13 и 14).

Блок 7 функционального преобразо- вани  (фиг.5) предназначен дл  выполнени  операций сложени  напр жений с .выхода блока 7 обработки сигналов ошибки и опорного напр жени  (т.е. формировани  напр жени , пропорцио- нального веро тност м ошибки Р, Р + P, и Р iPj и дл  преобразовани  этих напр жений в напр жени , пропорциональные отношени м сигнал - помеха (Po), (PO,

с помощью усилителей, имею (П

ш;их характеристику вида (например,

иб„,х -21n(2U,J).

Вычислительный блок 9 (фиг.7) предназначен .дл  формировани  напр жени  пропорционального отношению сигнал - помеха в канале св зи (h),

из напр жений, вырабатываемых блоком 7 функционального преобразовани  и блоком 3 измерени  уровн  сигнала, путем решени  в аналоговом виде уравнени  (9).

Блок 8 опорного напр жени  (фиг.6) предназначен дл  формировани  плавно

10

JQ 5

20 25

30 js 0 5

0

5

возрастающего за врем  цикла измере- :- ни  напр жени  (фиг.8 диаграмма 15)j которое принимаетс  пропорциональным веро тности ошибки в канале св зи (Pj.

Рост опорного напр жени  прекращаетс  при поступлении управл ющего напр жени  от блока 10 сравнени . По окончании цикла измерени  производитс  приведение схемы в исходное состо ние .

Блок 10 сравнени  вырабатывает управл ющее напр жение (фиг.8 диаграмма 16) при достижении равенства напр жений на его входах,

.Устройство работает следующим образом .

Сигнал с выхода промежуточной частоты приемника 1 поступает на блок 3 измерени  уровн  сигнала, выходное напр жение которого поступает на аналоговый вычислительный блок 9, а также управл ет величиной напр жени  помехи блока 4 генераторов помех.

Сигналы, вырабатываемые генераторами 13 и 15 помехи, складываетс  с принимаемыми приемником сигналом в сумматорах 14 и 16 (причем генераторы помех не должны быть коррелированы), с выходов которых сигналы с измененным отношением сигнал - помеха подаютс  на демодул торы, на выходах которых выдел ютс  дискретные сигналы (фиг.8 диаграммы 2 и 3),-которые сравниваютс  в сумматорах 17 и 23 по модулю два с демодулированным сигналом , принимаемым приемником 1. (фиг.8 диаграмма 1), в результате чего вьщел ютс  ошибки, возникающие в сигнале при изменении отношени  сигнал - помеха (фиг. 3. диаграмма 4 и 5).

Сигналы ошибок накапливаютс  в накопител х 21 и 27 и по окончании цикла измерени  списываютс  из них цифроаналоговые преобразователи 22 и 28 (фиг,8 диаграммы 11 и 12),

На выходах преобразователей 22 и 28 формируютс  напр жени , пропорциональные веро тност м ошибки ДР и ЛР (фиг.8 диаграммы 13 и 14), из которых с помощью блока 7 функционального преобразовани , блока 8 опорного напр жени  и аналогового вычислительного блока 9 производитс  формирование напр жени , пропорционального отношению сигнал - помеха h, которое сравниваетс  с напр жением, пропорциональным отношению сигнал - помеха п,формируемым

непосредственно из опорного напр жени . При их совпадении, т.е. Ьд h блок 10 сравнени  вырабатывает управл ющее напр жение (фиг.8 диаграмма 16 которым прекращаетс  дальнейшее увеличение опорного напр жени  (т.е. уменьшение напр жени , пропорционального Ьд) и его запоминание на конденсаторе 45 пам ти блока 8 опорного напр жени  до окончани  цикла измерени . При этом опорное напр жение оказываетс , как бьшо показано, пропорциональным веро тности ошибки в канале св зи и может быть непосред- ственно измерено.

Claims (7)

1.Устройство контрол  отношени  сигнал - помеха, содержащее последовательно .соединенные приемник и блок измерений уровн  сигнала, а также блок демодул торов и блок сравнени , отличающеес  -тем, что, с целью повьшени  точности контрол  отношени  сигнал - помеха при приеме дискретного сигнала, введены последовательно соединенные блок управлени , блок обработки сигналов ошибки, блок функционального преобразовани  и аналоговый вычислительный блок, а также блок генераторов помехи и блок опорного напр жени , выход которого подключен к соответствующему входу блока функционального преобразовани  первый вход - к выходу блока управле ни , второй вход - к выходу блока сравнени , второй вход которого подключен к третьему выходу блока функ- ционального преобразовани , при этом выход блока измерени  уровн  сигнала подключен к третьему входу аналогового вычислительного блока и первому входу блока генераторов помех, второ вход которого подключен к выходу приемника , а выходы - к соответствующим входам блрка демодул торов, первый вход которого подключен к входу блока управлени  и третьему управл ющему входу блока обработки сигнала ошибки сигнальные входы которого подключены к соответствующим сигнальным выходам блока демодул торов.

2.Устройство по п.1, о т л и - чающеес  тем, что блок гене раторов помех содержит последователь но соединенные первьш генератор помехи и первый сумматор, выход которого

Q 5

0 5 0 0 5 с

0

подключен к входу второго сумматора, к второму входу которого подключен выход второго генератора помехи, при этом входы генераторов помехи объединены и  вл ютс  первым входом блока, вторым входом которого  вл етс  второй вход первого сумматора, а выходами - выходы сумматоров.

3.Устройство по п.1, о т л и - чающеес  тем, что блок обработки сигналов ошибки содержит последовательно соединенные первые сумматор по модулю два, электронный ключ, интегратор, пороговый блок, на- копитель и цифроаналоговьш преобразователь , а также последовательно соединенные вторые сумматор по модулю два, электронный ключ, интегратор, пороговый блок, накопитель и цифро- аналоговый преобразователь, при этом входы сумматоров по модулю два  вл ютс  сигнальными входами блока, а выходы цифроаналоговых преобразователей - выходами блока, управл ющие входы накопителей объединены и  вл ютс  первым управл ющим входом блока, управл ющие входы электронных ключей и цифроакалоговых преобразователей объединены и  вл ютс  вторым управл ющим входом блока, а управл ющие входы сумматоров по модулю два объединены и  вл ютс  третьим управл ющим входом блока.

4.Устройство по п. 1-, отличающеес  тем, что блок управлени  содержит последовательно соеди ненные тактовый генератор, вход которого  вл етс  входом блока, первый элемент И, счетчик, ждушрий мультивибратор , выход которого  вл етс  первым выходом блока, и элемент НЕ, выход которого подключен к второму входу первого элемента И, при этом выход ждущего мультивибратора подключен к первому входу второго элемента И, выход которого  вл етс  вторым выходом блока, а к второму входу - генератор считывани .

5.Устройство по п.1, о Т л и - чающеес  тем, что блок функционального преобразовани  содержит последовательно соединенные первые аналоговый сумматор, функциональный усилитель и блок вычитани , последовательно соединенные вторые аналоговый сумматор, функциональный усилитель и блок вычитани , а также третий функциональный усилитель, вход

13

которого объединен с вторыми входами аналоговых сумматоров и  вл етс  входом опорного напр жени  блока, а выход подключен к вторым входам блоков вычитани , выходы которых  вл ютс  выходами блока, и  вл етс  третьим выходом блока, при этом сигнальными входами блоков  вл ютс  входы аналоговых сумматоров.

6.Устройство по п.1, отличающеес  тем, что блок опорного напр жени  содержит последовательно соединенные генератор пипооб- разного напр жени , первый электронный ключ и второй электронный ключ, параллельно которому подключен конденсатор пам ти, один вывод которого подключен к общей щине, а другой  вл етс  выходом блока, при этом управ- 20 делител  и  вл етс  вторым входом

л ющие входы генератора пилообраэ- ного напр жени  и второго.электронного ключа объединены и  вл ютс  первым входом блока, вторым входом которого  вл етс  управл ющий вход второго 25 ключа.

7.Устройство по п.1, о т л и - чающеес  тем, что аналоговый

976114

вычислительный блок содержит последовательно соединенные первый умножитель на два, первый блок вычитани , первый аналоговый делитель, к второму входу которого подключены второй умножитель на два, аналоговый згмножи- тель и первый блок вычитани , выход которого  вл етс  выходом блока, а

fO к второму входу подключен выход вто-- рого блока вычитани , к входам которого подключены соответственно второй и третий аналоговые делители, первые входы которых объединены .с

15 вход ом второго умножител  на два и подключены к выходу четвертого блока вычитани , первый вход которого объединен с вторыми входами первого блока вычитани  и второго аналогового

аналогового вычислительного блока, первым входом которого  вл ютс  объединенные вход первого умножител  на два, вторые входы четвертого блока вычитани  и третьего аналогового делител , при этом третьим входом аналогового вычислительного блока  вл етс  второй вход аналогового умножител .

ХЗ

Т

I

Фиг. 5

vH

V

1 sl/z

Ij±2

ltd

,и P so

Ц

«5

П

Фиг. 6

slrZ J

Фиг, 7

Фиг.8