SU1496003A1 - Шифратор - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах ввода информации, в частности в устройствах управлени  телевизионными приемниками. Изобретение позвол ет за счет снижени  аппаратурных затрат повысить надежность шифратора. Шифратора содержит четыре резистора 1,2,3 и 6, два транзистора 4,5 и два диода 7 и 8. 1 ил и 1 табл.

Description

/70/ б07зг Вм

х

05

/50- /2014 150

i

(7

оо

31Д9

Изобретение относитс  к вычислительной технике и может быть испрл эовано в устройствах ввода информации , в частности.-- в устройствах угг равлени  телевизионными приемниками.

Целью изобретени   вл етс  повышение надежности шифратора.

На чертеже представлена принципиальна  схема шифратора.. .

Шифратор содержит первый, второй, и третий резисторы 1-3, первый и второй транзисторы 4 и 3, четвертый резистор 6, первый и диоды

7и 8. Позици ми 9-17 обозначены со- ответственно первый-дев тый выводы : шифратора..

Шифратор работает следующим образом .

На выводы 9 и 15 подают напр жени  питани  ссответствующих знаков.

8исходном состо нии транзисторы

4 и 5 закрыты, на выводах 10,11,17 и 13 присутствуют высокие уровни наггр жени , что соответствует двоичной кодовой комбинации 0000.

При замыкании между собой одного из выводов 10,11,17,16 и 13 и одного из выводов 12,14 и 15 происходит формирование выходных . сигналов на -выводах 10,11,17 и 15, соответствуюгцих цифре двоичного четырехразр дного кода. Соответствие между парой замкнутых выводов и соответствующей двоичной кодовой комбинацией устанавливает таблица, где. в столбце Выходной код в тринадца-й строках запи саны кодовые комбинации четырехраз р дного двоичного кода на выводах 10,11,17 и 13 шифратора и соответствующие им уровни формируемых напр жений (Н-высокий уровень напр жени  L - .низкий уровень напр жени ) а в столбце.Замыкание выводов йиф- рато| а в каждой строке указаны номера (номер) выводов пшфратора, оди из которых можно соединить с одним ИЗ выводов 10,11,17,16 и 13 дл  получени  необходимой двоичной кодовой комбинации, причем через дробь обозначены два вывода, любой из которых можно соединить с одним из выводов 10,11,17 16 и 13 дл  получени  соответствующей двоичной кодо- вой.комбинации символом - обозна чена невозможность замыкани  соответствующих вьгоодрв при формировании данной двоичной кодовой комбинации.

г

10

5

20

25

30 5 0 j

0

Пусть необходимо сформировать двоичную кодовую комбинацию 1001. Дл  этого необходимо замкнуть вывод 10 с выводом 14 или замкнуть вьюод 10с выводом 12.

При замыкании выводов 10 и 14 открываетс  транзистор 5, вывод 10 первого двоичного разр да.и вьшод 13 четвертого двоичного разр да подключаютс  к выводу 15 соответственно через открытые переходы база-эмиттер и коллектор-эмиттер данного транзистора, что соответствует двоичнойу числу 1001 на выводах ,17 и 13 шифратора .

При замыкании выводов 10 и 12 от- крьшаютс  транзисторы 4 и 5, вывод 10 подключаетс  к выводу 15 через открытые переходы коллектор-эмиттер транзистора 4 и база-эмиттер транзистора 5, вывод 13 подключаетс  к выводу 15 через открытый переход коллектор-эмиттер транзистора 5, что соответствует формированию двоичного числа 1001.

Формирование других кодовых двоичных комбинаций происходит аналогично .

Claims (1)

1. Формула изобретени 

   f

   Шифратор, содержащий транзисторы и резисторы, первые вьшоды которых объединены и  вл ютс  первым выводом шифратора, второй вьшод первого резистора объединен с коллектором первого транзистора и  вл етс  вторым выводом шифратора, второй вывод второго резистора  вл етс  тре- , тьим выводом Ш1 фратора база первого транзистора  вл етс  четвертым выводом шифратора, коллектор второго транзистора объединен с вторым выводом третьего резистора и  вл етс  п тым выводом шифрато)а, база второго транзистора объединена с эмиттером первого транзистора и  вл етс  шестым выводом шифратора, эмиттер второго транзистора  вл етс  седьмым выводом шифратора, отличающийс  тем, что, с целью по вьш1е- ни  надежности шифратора, в него введены четвертый резистор и диоды, первые выводы которых объединены и  вл ютс  ВОСЫ.1ЫМ выводом шифратора, второй вывод первого диода подключен к второму вьшоду второго резистора.

   дев тьм выводом шифратора и через

   вому выводу шифратора.