SU1487162A1

SU1487162A1 - Time discriminator

Info

Publication number: SU1487162A1
Application number: SU864144498A
Authority: SU
Inventors: Oleg I Larionov
Original assignee: Sp K Byuro Titan
Priority date: 1986-11-04
Filing date: 1986-11-04
Publication date: 1989-06-15

Description

Изобретение относится к импульсной технике и может быть использовано при построении согласующих каскадов, формирователей малой длительности и генераторов импульсов. Цель изобретения — расширение области применения за счет повышения быстродействия, обусловленного уменьшениемThe invention relates to a pulse technique and can be used in the construction of matching cascades, shapers of short duration and pulse generators. The purpose of the invention is the expansion of the scope by increasing performance due to the decrease

22

длительности фронтов выходных импульсов. Временной дискриминатор содержит входную шину 1, дифференциальный усилитель 2, выполненный на двух транзисторах 3 и 4 с общим резистором 5 в цепях эмиттеров и резистором 6 и 7 в цепи каждого коллектора, соответственно, источник 8 опорного напряжения, шины 9 и 10 выходных сигналов, дифференциальный каскад 11, выполненный на транзисторах 13 и 12 с общим резистором 14 в цепях эмиттеров, элемент И 15, дополнительную шину 17 питания, транзисторы 18 и 19, элемент 20 положительной обратной связи, транзистор 21, шину 22 источника питания, шину 25 питания, резисторы и резистивные делители напряжения. Повышение быстродействия дискриминатора обеспечивается также в результате уменьшения времени включения транзистора 19. 1 ил.the duration of the fronts of the output pulses. The time discriminator contains an input bus 1, a differential amplifier 2, made on two transistors 3 and 4 with a common resistor 5 in the emitter circuits and a resistor 6 and 7 in each collector circuit, respectively, the source 8 of the reference voltage, bus 9 and 10 output signals cascade 11, made on transistors 13 and 12 with common resistor 14 in emitter circuits, element 15, additional power bus 17, transistors 18 and 19, positive feedback element 20, transistor 21, power supply bus 22, power bus 25, resistors and re systical voltage dividers. Improving the performance of the discriminator is also provided by reducing the turn-on time of the transistor 19. 1 sludge.

II

14871621487162

Изобретение относится к импульсной технике и может быть использовано при построении согласующих каскадов, при построении формирователей малой длительности и генераторов импульсов.The invention relates to a pulse technique and can be used when building matching stages, when building shapers of short duration and pulse generators.

Цель изобретения — расширение области применения за счет увеличения быстродействия, обусловленного уменьшением длительности фронтов выходных импульсов.The purpose of the invention is the expansion of the scope by increasing the speed due to the decrease in the duration of the fronts of the output pulses.

На чертеже представлена принципиальная схема временного дискриминатора.The drawing shows a schematic diagram of a temporary discriminator.

Временной дискриминатор содержит входную шину 1, дифференциальный усилитель 2, выполненный на базе двух транзисторов 3 и 4 с общим резистором 5 в цепях эмиттеров и резистором 6, 7 в Цепи каждого коллектора, база первого транзистора 3 подключена к источнику 8 опорного напряжения, а коллекторы подключены к шинам 9 и 10 выходных сигналов, дифференциальный каскад 11, выполненный на транзисторах 13 и 12 с общим резистором 14 в цепях эмиттеров, при этом входная шина 1 подключена к первому входу элемента И 15, второй вход которого подключен через первый резистор 16 к первой дополнительной шине 17 питания, а выход непосредственно соединен с коллектором первого транзистора 12 дифференциального каскада 11, коллектором первого транзистора 18, базой входного транзистора 19, и подключен через элемент 20 обратной положительной связи к коллектору второго транзистора 21, база которого соединена с общей шиной, а эмиттер — с эмиттером входного транзистора 19, коллектор которого подключен к шине 22 источника питания через второй резистор 23, а база первого транзистора 12 дифференциального каскада 11 соединена с коллектором второго транзистора 21 и подключена через дополнительный резистор 24 к второй дополнительной шине 25 питания, соединённую с выводом резистора 14, включенного в цепь эмиттеров транзисторов 12, 13 дифференциального каскада 11, база второго транзистора 13 которого соединена с выходом первого резистивного делителя 26 напряжений, а коллектор второго транзистора 13 подключен через третий резистор 27 к первой дополнительной шине 17, причем между шиной 22 источника питания и общей шиной включен второй резистивный делитель 28 напряжений, выход которого подключен к базе первого транзистора 18, эмиттер которого подключен через четвертый резистор 29 к шине 17 источника питания.The time discriminator contains an input bus 1, a differential amplifier 2, made on the basis of two transistors 3 and 4 with a common resistor 5 in the emitter circuits and a resistor 6, 7 in the circuits of each collector, the base of the first transistor 3 is connected to the reference voltage source 8, and the collectors are connected to bus 9 and 10 output signals, differential cascade 11, made on transistors 13 and 12 with a common resistor 14 in the emitter circuits, while the input bus 1 is connected to the first input of the element 15, the second input of which is connected through the first resist or 16 to the first additional power bus 17, and the output is directly connected to the collector of the first transistor 12 of the differential stage 11, the collector of the first transistor 18, the base of the input transistor 19, and is connected via a positive feedback element 20 to the collector of the second transistor 21, the base of which is connected to common bus, and the emitter - with the emitter of the input transistor 19, the collector of which is connected to the bus 22 of the power source through the second resistor 23, and the base of the first transistor 12 of the differential stage 11 is connected to the call The vector of the second transistor 21 and connected through an additional resistor 24 to the second additional power bus 25 connected to the output of resistor 14 connected to the emitter circuit of transistors 12, 13 of the differential stage 11, the base of the second transistor 13 of which is connected to the output of the first resistive voltage divider 26, and the collector of the second transistor 13 is connected via the third resistor 27 to the first additional bus 17, with the second resistive voltage divider 28 being connected between the power supply bus 22 and the common bus, the output of which is It is connected to the base of the first transistor 18, the emitter of which is connected through the fourth resistor 29 to the power supply bus 17.

Устройство работает следующим образом.The device works as follows.

Исходное состояние устройства следующее.The initial state of the device is as follows.

На входной шине 1 временного дискриминатора присутствует напряжение логического нуля (ίΛχ=0,35 В). На выходе элемента И 15 присутствует напряжение логического нуля. Транзисторы 19 и 21 находятся в непроводящем состоянии. Дифференциальный каскад 11 выключен. На второй выходной шине 10 временного дискриминатора присутствует напряжение логического нуля, а на первой выходной шине 9 — логической единицы. Через элемент 20 обратной положительной связи протекает ток /^. (0,1).On the input bus 1 of the time discriminator there is a voltage of logical zero (χΛχ = 0.35 V). At the output of the element And 15 there is a voltage of logical zero. Transistors 19 and 21 are non-conducting. Differential cascade 11 is turned off. On the second output bus 10 of the time discriminator there is a voltage of logical zero, and on the first output bus 9 there is a logical unit. Through element 20 of the positive feedback current flows / ^. (0,1).

Если на входной шине 1 быстро изменили напряжение с 0,35 на 3,5 В, то на выходе элемента И 15 напряжение начинает изменяться по линейному закону в сторону увеличения. По достижении напряжения Цех— 1,4 В ток Дт (0,1) равен 1кг (1,0) при этом обратная положительная связь по току в базу транзистора 19 еще не работает. При дальнейшем увеличении напряжения Цвх до 1,6 В ток /_Лг положительной обратной связи уменьшается и достигает значения 1кг =-£-1кг (1,0), при Цвх= 1,6 В. 'If the input bus 1 quickly changed the voltage from 0.35 to 3.5 V, then at the output of the element 15, the voltage begins to vary linearly upwards. Upon reaching the voltage of the Workshop — 1.4 V, the current Dt (0.1) is 1kg (1.0), while the positive current feedback to the base of transistor 19 does not work yet. With a further increase in the voltage of the DI to 1.6 V, the current / _{Lg of the} positive feedback decreases and reaches the value 1kg = - £ -1kg (1.0), with the Tsvh = 1.6 V. '

При приближении напряжения коллектора транзистора 21 к 1/_к=-0,5 В включается в работу дифференциальный каскад 11 по первому выходу (транзистор 12) и забирает весь избыточный ток транзистора 18, одновременно обеспечивает автоматическое поддержание открытого состояния транзисторов 21 и 19 в линейном режиме. В интервале напряжений 1,4 В<Двх<1,6 В срабатывает дифференциальный усилитель 2 и происходит смена уровня напряжений логических состояний на выходных шинах 9, 10 (прямом и инверсном) временного дискриминатора.When approaching the collector voltage of the transistor 21 to 1 / _k = -0.5 V, the differential stage 11 of the first output (transistor 12) comes into operation and takes all the excess current of the transistor 18, at the same time provides automatic maintenance of the open state of the transistors 21 and 19 in the linear mode . In the voltage range 1.4 V <I <1.6, the differential amplifier 2 is triggered and the voltage level of the logical states on the output buses 9, 10 (direct and inverse) of the time discriminator changes.

Если на входной шине 1 быстро изменили напряжение с 3,5 до 0,35 В, то на выходе элемента И 15 напряжение начинает изменяться по линейному закону в сторону уменьшения. Дифферециальный каскад 11 продолжает поддерживать напряжение ί/_κ =—0,5В, высвобождая свой ток в пользу открытого коллектора элемента И 15 тока 1_ЛТ и тока базы транзистора 19. Как только начнет уменьшаться ток базы транзистора 19 дифференциальный каскад 11 выключается, а ток /_яг растет. Увеличение тока 1ят до 7«т( 1,0) приводит к дополнительному уменьшению тока базы и, следовательно, к увеличению скорости уменьшения тока коллектора, в конечном итоге, к уменьшению времени выключения. При включении транзистора 19 уменьшение тока /щ- обеспечивает дополнительное увеличение тока базы транзистора 19 и, следовательно, приводит к увеличению скорости увеличения тока коллектора, в конечном итоге, к уменьшению времени включения.If the input bus 1 quickly changed the voltage from 3.5 to 0.35 V, then at the output of the element 15, the voltage begins to vary linearly downwards. Differential cascade 11 continues to maintain the voltage ί / _κ = —0.5V, releasing its current in favor of the open collector of the AND 15 current 1 _LT and the base current of the transistor 19. As soon as the base current of the transistor 19 begins to decrease, the differential cascade 11 turns off and the current / _yag grows. Increasing the current to 7 “t (1.0) leads to an additional decrease in the base current and, consequently, to an increase in the rate of decrease in the collector current, ultimately to a decrease in the off time. When turning on the transistor 19, a decrease in current / nc provides an additional increase in the base current of transistor 19 and, consequently, leads to an increase in the rate of increase in the collector current, ultimately to a decrease in on-time.

В интервале напряжений 1,4 В<(Лх< <1,6 В выключается дифференциальный усилитель 2 и происходит возвращение уровня напряжений логических состояний на выходных шинах 9, 10 (прямом и инверсном) временного дискриминатора в исходное состояние.In the voltage range 1.4 V <(Lh <<1.6 V, the differential amplifier 2 is turned off and the voltage level of the logical states on the output buses 9, 10 (direct and inverse) of the time discriminator returns to its initial state.

14871621487162

Claims

Claim

A time discriminator containing an input bus, a differential amplifier made on the basis of two transistors with a common resistor in the emitter circuits and a resistor in the circuit of each collector and connected between the power supply bus and the common bus, the base of the first transistor of the differential amplifier is connected to the reference voltage source, and the collectors connected to the output buses, differential cascade, performed on transistors with a common resistor in the emitter circuits, characterized in that, in order to expand and application by increasing the speed due to the reduction of the duration of the fronts of the output pulses, an element I, the first and second resistive voltage dividers, two transistors, an input transistor, a positive feedback element, four resistors, an additional resistor, two additional power buses, are introduced into it. This input bus is connected to the first input element And, the second input of which is connected through the first resistor to the first additional power bus, and the output is directly connected to the collector m first transistor of the differential stage, the collector of the first transistor, the base of the input transistor and is connected via an element of positive feedback to the collector of the second tran _ς ican, a base connected to the common bus, and an emitter - to the emitter of the input transistor, whose collector is connected directly to the base of the second transistor differential amplifier and is connected to the power supply bus through Yu the second resistor, and the base of the first transistor of the differential stage is connected to the collector of the second tr nisistor and connected through an additional resistor to the second additional power bus connected 15 to the output resistor included in the emitter circuit of the transistors of the differential stage, the base of the second transistor which is connected to the output of the first resistive voltage divider connected between the second additional power bus and 20 common bus, and the collector of the second transistor is connected via the third resistor to the first additional power bus, with the second resistor being connected between the power supply bus and the common bus a clear voltage divider, the output of which is connected to the base of the first transistor, the emitter of which is connected via the fourth resistor

to the power supply bus.