SU1486907A1

SU1486907A1 - Вихретоковый дефектоскоп

Info

Publication number: SU1486907A1
Application number: SU874353215A
Authority: SU
Inventors: Aleksandr P Alekseev; Aleksandr E Sajmanin
Original assignee: Aleksandr P Alekseev; Aleksandr E Sajmanin
Priority date: 1987-12-31
Filing date: 1987-12-31
Publication date: 1989-06-15

Description

Изобретение касается неразрушающего контроля материалов и изделий и может быть использовано для регистрации дефектов в электропроводящих изделий. Цель изобретения повышение надежности выявления дефектов. Режим измерения делят на три

2

цикла. В цикле "Обучение 1" вихретоковый преобразователь 1 устанавливают на бездефектный эталон и' осуществляют калибровку измерительной системы путем записи информации в блоки 9 и 14 памяти. В цикле "Обучение 2" вихретоковый преобразователь I устанавливают на критический образец и осуществляют калибровку чувствительности дефектоскопа в зависимости от зазора. В цикле "Контроль" осуществляют выбор оптимального режима генерации измерительного автогенератора 2 по результатам, полученным в первом и втором циклах. Одновременно осуществляют измерение . контролируемых параметров. 1 ил.

3

• 1486907

4

Изобретение относится к неразрушающему контролю материалов и изделий и может быть использовано для регистрации дефектов в электропро- ϊ водящих изделиях.

Цель изобретения - повышение надежности выявления дефектов за счет подавления дестабилизирующих факторов, упрощения процесса настройки и улучшения технологии калибровки.

На чертеже представлена структурная схема вихретокового дефектоскопа.

Дефектоскоп содержит соединенные последовательно вихретоковый преобразователь 1, измерительный автогенератор 2, преобразователь 3 длительность - код, блок 4 сравнения и индикатор 5.

Устройство содержит также последовательно соединенные второй вихретоковый преобразователь 6, вспомогательный автогенератор 7,,преобразователь 8 частота - код, блок 9 оперативной памяти, коммутатор 10 и цифроаналоговый преобразователь 11, выход которого подключен к входу, управления измерительного автогенератора 2.

Кроме того, устройство содержит последовательно соединенные распределитель 12, выходы которого соединены с измерительным 2 и вспомогательным 7 автогенераторами и преобразователями длительность - код 3 и частота - код 8, схему И 13 ^и блок 14 оперативной памяти, второй вход которого подключен к преобразователю 8 частота - код, а выход соединен с вторым входом блока 4 сравнения, последовательно соединенные формирователь 15 кода, блок 16 сравнения, второй вход которого подключен к распределителю 12, а третий вход ‘ объединен с третьим входом блока 14 оперативной памяти и подключен к выходу преобразователя 3 длительность * код, и реверсивный счетчик 17, выходы которого соединены с вторыми, входами блока 9 оперативной памяти и коммутатора 10.

В состав устройства входят также последовательно соединенные переключатель 18, логический блок 19, выходы которого соединены с коммутатором 10 и схемой И 13, и схема И 20, включенная между выходом блока 16 сравнения и входом блока 9 оперативной памяти.

Устройство работает следующим .образом.

Весь режим работы дефектоскопа⁷делится на три цикла:"Обучение 1", "Обучение 2" и "Контроль" 3, выбираемых переключателем 18. В режиме "Обучение 1" дефектоскоп автоматически настраивается на бездефектном образце (не показан) на режим высокой чувствительности при различных зазорах, в режиме "Обучение 2" вихретоковый преобразователь 1 устанавливается на критический дефект и производится изменение зазора. В режиме "Контроль" осуществляется измерение контролируемых величин.

В цикле "Обучение 1" после установки вихретокового преобразователя 1 на бездефектный образец по сигналу от логического блока 19 коммутатор 10 подключает выход реверсивного счетчика 17 к входу цифроаналогового преобразователя 11. При этом измерительный автогенератор 2 настраивается сигналом, поступающим с выхода цифроаналогового преобразователя 1 1 на оптимальный режим, близкий к срыву колебаний, В этот момент в блок 9 памяти записывается информация, соответствующая значению реверсивного счетчика 17.

По команде распределителя 12 происходит периодическое включение вспомогательного автогенератора 7, частота которого характеризуется зазором между вихретоковым преобразователем 6 и контролируемым изделием. Запись полученных значений производится в блок 9 памяти.

В режиме "Обучение 2" схема И 20 блокируется и открывается схема И 13 Теперь при изменении зазора информация записывается в блок 14 памяти, где формируется передаточная характеристика порога чувствительности дефектоскопа для различных зазоров.

В режиме "Контроль" блоки 9 и 14 памяти переходят в режим считывания, позволяя сформировать управляющий сигнал для оптимальной работы измерительного автогенератора 2. Полученный сигнал через преобразователь 3 длительность - код и блок 4 сравнения поступает на индикатор 5.

Claims

Формула изобретения

Вихретоковый дефектоскоп, содержащий последовательно соединенные

5

первый вихретоковый преобразователь, измерительный автогенератор, преобразователь длительность - код, блок сравнения и индикатор, соединенные последовательно второй вихретоковый преобразователь, вспомогательный автогенератор и преобразователь частота - код, распределитель, выходы которого подключены к управляющим входам измерительного и вспомогательного автогенераторов и преобразователям длительность - код и час- : тота - код, и цифроаналоговый преобразователь, выход которого соединен с управляющим входом измерительного автогенератора, отличаю - щ и й с я тем, что, с целью повышения надежности выявления дефектов,он сйаб— жен последовательно соединенными переключателем, логическим блоком, пер-, вой схемой И, второй вход которой подключен к распределителю, первым блоком оперативной памяти, второй и

1486907

б

третий входы которого подключены соответственно к выходам преобразователей длительность - код и частота код, и блоком сравнения, второй вход которого соединен с выходом преобразователя длительность - код, а выход подключен к индикатору, последовательно соединенными формировате10 лем кода, блоком сравнения, второй вход которого подключен к выходу пре' образователя длительность - код, вто -рой схемой И, второй вход которой подключен к логическому блоку, вто15 рым блоком оперативной памяти, второй вход которого соединен с выходом преобразователя частота - код и коммутатором, второй вход которого подключен к логическому блоку, а вы20 ход - к входу цифроаналогового преобразователя, и реверсивным счетчиком, включенным между выходом блока сравнения и входами второго блока памяти и коммутатора.