SU1480132A1 - Suppressor of parasitic amplitude modulation - Google Patents

Suppressor of parasitic amplitude modulation Download PDF

Info

Publication number
SU1480132A1
SU1480132A1 SU874226064A SU4226064A SU1480132A1 SU 1480132 A1 SU1480132 A1 SU 1480132A1 SU 874226064 A SU874226064 A SU 874226064A SU 4226064 A SU4226064 A SU 4226064A SU 1480132 A1 SU1480132 A1 SU 1480132A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
adder
amplitude
amplifier
Prior art date
Application number
SU874226064A
Other languages
Russian (ru)
Inventor
Владимир Васильевич Афанасьев
Павел Александрович Попов
Original Assignee
Муромский филиал Владимирского политехнического института
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Муромский филиал Владимирского политехнического института filed Critical Муромский филиал Владимирского политехнического института
Priority to SU874226064A priority Critical patent/SU1480132A1/en
Application granted granted Critical
Publication of SU1480132A1 publication Critical patent/SU1480132A1/en

Links

Abstract

Изобретение относитс  к радиотехнике. Цель изобретени  - увеличение подавлени  составл ющих спектра сигнала, обусловленных наличием паразитной амплитудной модул ции (ПАМ), при расширении диапазона коэффициента глубины амплитудной модул ции входного сигнала. Устройство содержит управл емые усилители 1 и 2, фазовращатели 3, 4 и 5, сумматоры 6,8,9,21,22,23,24 и 25, вычитатель 7, амплитудный детектор 10, фазовый дискриминатор 11, источник 12 посто нного напр жени , аттенюаторы 13,14,15 и 16, усилители 17,18,19 и 20 посто нного тока и перемножители 26,27,28 и 29. Цель достигаетс  введением четырех цепей регулировани  амплитудой усилителей 1 и 2 по заданному закону. Заданный алгоритм управлени  амплитудой сигнала обеспечивает малое изменение амплитуды напр жени  при произвольных изменени х коэффициента глубины амплитудной модул ции в пределах от 0 до 1 и приводит к устранению ПАМ на выходе устройства. 3 ил.The invention relates to radio engineering. The purpose of the invention is to increase the suppression of the components of the signal spectrum, due to the presence of spurious amplitude modulation (AMP), while expanding the range of the amplitude modulation depth factor of the input signal. The device contains controlled amplifiers 1 and 2, phase shifters 3, 4 and 5, adders 6.8,9,21,22,23,24 and 25, subtractor 7, amplitude detector 10, phase discriminator 11, constant voltage source 12 , attenuators 13,14,15 and 16, amplifiers 17,18,19 and 20 direct current and multipliers 26,27,28 and 29. The goal is achieved by the introduction of four circuits regulating the amplitude of amplifiers 1 and 2 according to a given law. The specified algorithm for controlling the amplitude of the signal provides a small change in the amplitude of the voltage with arbitrary changes in the depth coefficient of the amplitude modulation in the range from 0 to 1 and leads to the elimination of PAM at the output of the device. 3 il.

Description

Изобретение относится к радиотехнике и может быть использовано в при емопередающей аппаратуре и измеритель ной технике для подавления помех, возникающих при обработке сигналовThe invention relates to radio engineering and can be used in the case of transmitting equipment and measuring equipment to suppress interference arising from signal processing

из-за присутствия паразитной фазовой и амплитудной модуляции (ПФМ и ПАК).due to the presence of parasitic phase and amplitude modulation (PFM and PAK).

Цель изобретения - увеличение по давления составляющих спектра сигна- /д ла, обусловленных наличием паразитной амплитудной модуляции, при ' расширении диапазона коэффициентов глубины амплитудной модуляции входного сигнала. 15The purpose of the invention is an increase in pressure of the components of the signal / d spectrum due to the presence of spurious amplitude modulation, while expanding the range of depth coefficients of the amplitude modulation of the input signal. fifteen

На фиг.1 представлена структурная электрическая схема предлагаемого устройства подавления паразитной амплитудной и фазовой модуляции; на фиг.2 и 3 - временные диаграммы 20 работы устройства·.Figure 1 presents the structural electrical diagram of the proposed device for suppressing spurious amplitude and phase modulation; figure 2 and 3 are timing diagrams 20 of the operation of the device ·.

Устройство подавления паразитной амплитудной и фазовой модуляции содержит первый и второй управляемые усилители 1 и 2, первый - третий 25 фазовращатели 3-5, первый сумматор 6, вычитатель 7, третий и второй сумматоры 8 и 9, амплитудный детектор 10, фазовый дискриминатор 11, источник 12 постоянного напряжения, первый 30 13, второй.14, четвертьм 15 и третий 16 аттенюаторы, первый - четвертый усилители 17-20 постоянного тока (УПТ), пятый 21, восьмой 22,' седьмой 23, шестой 24.и четвертый 25 35 сумматоры, первый 26, четвертый 27, третий 28 и второй 29 перемножители.The parasitic amplitude and phase modulation suppression device comprises first and second controlled amplifiers 1 and 2, the first and third 25 phase shifters 3-5, the first adder 6, the subtractor 7, the third and second adders 8 and 9, the amplitude detector 10, the phase discriminator 11, the source 12 DC voltage, first 30 13, second 14, quarter 15 and third 16 attenuators, the first - fourth DC amplifiers 17-20 (DCT), fifth 21, eighth 22, 'seventh 23, sixth 24. and fourth 25 35 adders , first 26, fourth 27, third 28 and second 29 multipliers.

Устройство подавления паразитной амплитудной и фазовой модуляции работает следующим образом. 40A device for suppressing spurious amplitude and phase modulation works as follows. 40

Входной сигнал с ПАМ и ПФМ посту- 1 пает на входы управляемых усилителей 1 и 2 и на входы амплитудного детектора 10 и фазового дискриминатора 11. На выходе амплитудного детектора 10 выделяется напряжение и ,«= S4DcosPt, где Syij;- крутизна детекторной характеристики, равная, например,!;The input signal from the PAM and PFM 1 comes to the inputs of the controlled amplifiers 1 and 2 and to the inputs of the amplitude detector 10 and the phase discriminator 11. At the output of the amplitude detector 10, the voltage and , = S 4D cosPt, where Syij; is the steepness of the detector characteristic , equal, for example,!;

5? - частота ПАМ,5? - PAM frequency,

т.е» выделяется напряжение, пропорциональное закону ПАМ (фиг.2а).ie, a voltage is allocated that is proportional to the law of PAM (figa).

На выходе фазового дискриминатора 11, который может быть выполнен, например, в виде частотного детектора, дополненного интегрирующей цепью, вследствие его неидеальности выделя ется сигнал (фиг,За), представляющий собой аддитивную смесь вида υ„(Ο=8Λΐιθθ8ίΗ+ S^cosfl t, I где крутизна характеристики фазового дискриминатора 11;At the output of the phase discriminator 11, which can be performed, for example, in the form of a frequency detector supplemented by an integrating circuit, due to its non-ideality, a signal is extracted (FIG. 3a), which is an additive mixture of the form υ „(Ο = 8 Λΐ ιθθ8ίΗ + S ^ cosfl t, I where the slope of the phase discriminator 11;

Я - частота ПФМ.I am the frequency of the PFM.

Сигналы с выхода фазового дискриминатора 11 и с выхода амплитудного детектора 10 поступают соответственно на первый и второй входы вычитателя 7, в котором в результате вычитания из выходного сигнала фазового дискриминатора 11 выходного сигнала амплитудного детектора 10 получается сигнал U7 (t^S^cosS^t (фиг.Зб), т.е. сигнал, пропорциональный только ПФМ входного сигнала. Аттенюатор 13, УПТ 17, сумматор 21 и перемножитель 26 образуют первую цепь регулирования; аттенюатор 14, УПТ 18, сумматор 22 и перемножитель 22 - вторую цепь регулирования; аттенюатор 16, УПТ 20, сумматор 24 и перемножитель 29 - третью цепь регулирования, а аттенюатор 15, УПТ 19, сумматор 23 и перемножитель 28 - четвертую цепь регулирования.The signals from the output of the phase discriminator 11 and the output of the amplitude detector 10 are respectively supplied to the first and second inputs of the subtractor 7, in which, by subtracting from the output signal of the phase discriminator 11 the output signal of the amplitude detector 10, the signal U 7 (t ^ S ^ cosS ^ t (Fig. Zb), i.e., a signal proportional only to the PFM of the input signal: attenuator 13, UPT 17, adder 21 and multiplier 26 form the first control circuit; attenuator 14, UPT 18, adder 22 and multiplier 22 - the second control circuit; attenuator 16, UPT 20, s the adder 24 and the multiplier 29 is the third control circuit, and the attenuator 15, UPT 19, the adder 23 and the multiplier 28 is the fourth control circuit.

Напряжение U,o с выхода амплитудного детектора 10 поступает на аттенюаторы 13-15. При коэффициенте ослабления в аттенюаторе 13 а, первой цепи регулирования, равном, например, 0,75, на его выходе имеется сигнал U fJ(t) = 0,75 cosilt (фиг. 26). Это напряжение поступает на сумматор 21, УПТ 17 и перемножитель 26. На выходе сумматора 21 имеется напряжение U1((t)= 0,.75 cos Я t + 1 (фиг.2в), где слагаемое в правой части, равное единице, соответствует постоянному напряжению, поступающему'на второй вход сумматора 21 с выхода источника 12 постоянного напряжения. На выходе первой цепи регулирования, т.е. на выходе УПТ 17,при коэффициенте (К) его передачи, равном 1, имеется напряжениеThe voltage U, o from the output of the amplitude detector 10 is supplied to the attenuators 13-15. When the attenuation coefficient in the attenuator 13 a, the first control circuit is, for example, 0.75, its output has a signal U fJ (t) = 0.75 cosilt (Fig. 26). This voltage is supplied to the adder 21, UPT 17 and the multiplier 26. At the output of the adder 21 there is a voltage U 1 ( (t) = 0, .75 cos I t + 1 (figv), where the term in the right part is equal to unity, corresponds to the constant voltage supplied to the second input of the adder 21 from the output of the constant voltage source 12. At the output of the first control circuit, i.e., at the output of the UPT 17, with a transmission coefficient (K) of 1, there is voltage

Un(t) = 1/(1+4/3cosЯt) , которое показано на фиг.2г.U n (t) = 1 / (1 + 4 / 3cosЯt), which is shown in FIG.

Аналогично на выходе УПТ 18, т.е, на выходе второй цепи регулирования, в которой аттенюатор 14 имеет коэффициент ослабления a?=G,5,a УПТ 18 коэффициент передачи Кг=1, имеет место напряжение Ui?(t ) = 1 / (1+2/cosnt), показанное на фиг,2д. Напряжение на выходе УПТ 20, т.е. на выходе третьейSimilarly, at the output of UPT 18, i.e., at the output of the second control circuit, in which the attenuator 14 has a attenuation coefficient a ? = G, 5, a UPT 18 transmission coefficient K g = 1, is there a voltage U i? (t) = 1 / (1 + 2 / cosnt) shown in FIG. The voltage at the output of the UPT 20, i.e. at the exit of the third

3' цепи регулирования, в которой аттенюатор 16 имеет коэффициент ослабления а5=0,5, а УПТ 20 - коэффициент передачи Кэ=!, равно 112(,(6)==1/(1+. +0,1 cosSlt) и показано на фиг.2ж. Напряжение на выходе УНТ 19, т.е, на выходе четвертой цепи регулирования, в которой аттенюатор 15 имеет коэффициент ослабления а4=0,25, а УПТ 19 коэффициент передачи К4=1, равно U19(t) = 1/(1+0,5 cosilt) и показано на фиг.2е. Напряжения Un, Ufg, U(g, U2C поступают соответственно на первый, второй, четвертый и третий входы, сумматора 25, на выходе которого напряжение равно u u(t)=u п(ь)+и ,j(t)+Uf9'(t)+ +U ic(t) = l / (1 +.4/3cosilt) + 1 / (1 +2/cosЛ t) + + 1/(1+0,5 cosi) t)+l/(1+0, 1 cosilt).3 'of the control circuit, in which the attenuator 16 has a attenuation coefficient a 5 = 0.5, and UPT 20 has a transfer coefficient K e = !, it is 112 (, (6) == 1 / (1+. +0.1 cosSlt ) and shown in Fig. 2. The voltage at the output of the CNT 19, i.e., at the output of the fourth control circuit, in which the attenuator 15 has an attenuation coefficient of a 4 = 0.25, and the UPT 19 has a transmission coefficient of K 4 = 1, is equal to U 19 (t) = 1 / (1 + 0.5 cosilt) and is shown in Fig. 2e. The voltages U n , U fg , U (g , U 2C are supplied respectively to the first, second, fourth and third inputs of the adder 25, the output of which the voltage is u u (t) = u p (b) + u, j (t) + U f9 '(t) + + U ic (t) = l / (1 + .4 / 3cosil t) + 1 / (1 + 2 / cos t t) + + 1 / (1 + 0.5 cosi) t) + l / (1 + 0, 1 cosilt).

Напряжение U2j(t) показано на временной диаграмме на фиг,2з. Это напряжение после инвертирования в фазовращателе 5 (Ultна фиг.2и) через сумсумматоры 8 и 9 поступают на управляющие входы управляемых усилителей 1 и 2, Такой алгоритм управления амплитудой сигнала U2i(t) по закону, который обеспечивает малое изменение амплитуды напряжения U it, при произвольных изменениях коэффициента глубины амплитудной модуляции К в пределах U έ ], приводит к устранению ПАМ на выходе предлагаемого устройства.The voltage U 2j (t) is shown in the timing diagram in FIG. 2z. This voltage after inversion in the phase shifter 5 (U lt in FIG. 2i) through the adders 8 and 9 is fed to the control inputs of the controlled amplifiers 1 and 2. Such an algorithm for controlling the signal amplitude U 2i (t) according to the law, which provides a small change in the voltage amplitude U it , with arbitrary changes in the coefficient of depth of the amplitude modulation K within U έ], eliminates PAM at the output of the proposed device.

Кроме того, в управляемых усилителях 1 и 2 напряжением U7 с выхода вычитателя- 7 (фиг.Зб), проходящим через фазовращатель 4 на ?, сумматор 9 и сумматор 8, осуществляется соответственно противофазная и синфазная амплитудная модуляция входного сигнала, т.е. сигналы на выходе управляемых усилителей 1 и 2 имеют вид соответственно:In addition, in the controlled amplifiers 1 and 2, the voltage U 7 from the output of the subtractor 7 (Fig. Zb) passing through the phase shifter 4 to?, The adder 9 and the adder 8, is carried out, respectively, in-phase and in-phase amplitude modulation of the input signal, i.e. the signals at the output of controlled amplifiers 1 and 2 have the form, respectively:

U( (t)=(l +cosr4t)cos(wc t+SMlcosil,t) ;U ( (t) = (l + cosr 4 t) cos (w c t + S Ml cosil, t);

U2(t) = (l-cosfl,t) cos(ц, t+SM1cos£( t), и показаны соответственно на фиг.Зв, г, где SM), S М2- крутизны модуляционных характеристик управляемых усилителей 1 и 2. Напряжение U,(t) с выхода управляемого усилителя 1 поворачивается в фазовращателе 3 на угол ?/2 и складывается в сумматоре 6 с выходным сигналом Ut(t) управляемого усилителя 2.U 2 (t) = (l-cosfl, t) cos (q, t + S M1 cos £ ( t), and are shown respectively in Figs. Sv, d, where S M) , S M2 are the steepnesses of the modulation characteristics of controlled amplifiers 1 and 2. The voltage U, (t) from the output of the controlled amplifier 1 is rotated in the phase shifter 3 by an angle / / 2 and is added in the adder 6 with the output signal U t (t) of the controlled amplifier 2.

В результате на выходе сумматора будет напряжениеAs a result, the output of the adder will be voltage

Uf(t)=(l+cosfl,t)cos(wdt+ +SM, cosSl,t + ii72) + (l-cos$l,t)cos(u>41+ +5ΛΙοοεί1 t) = coswot, т.е. сигнал, свободный от ПФМ и ПАМ 5 (фиг.Зд). Наличие постоянного напряжения с выходов источника 12 необходимо для формирования нужного алгоритма управления коэффициентами передачи управляемых усилителей 1 и 2 (напряжения U25(t)). Амплитуды сигналов, пбступающих с выходов источника 12, выбираются такими, чтобы вывести рабочие точки на регулировочных 15 характеристиках управляемых усилителей 1 и 2 на линейный участок без выхода за его пределы. Выбор коэффициентов усиления УПТ 17-20 зависит от используемой элементной базы. 2Q Для исключения влияния на общий коэффициент передачи коэффициенты передачи перемножителей 26-29 устанавливаются равными единице, коэффициенты усиления УПТ 17-20 устанавливаются 25 постоянными, а регулировка амплитуды управляющего напряжения осуществляется с помощью аттенюаторов 13-16, коэффициенты ослабления которых выбираются так, чтобы обеспечить подав30 ление ПАМ и тогда, когда ее величина на входе управляемых усилителей 1 и 2 достигает 100%.U f (t) = (l + cosfl, t) cos (w d t + + S M , cosSl, t + ii72) + (l-cos $ l, t) cos (u> 4 1+ +5 ΛΙ οοεί1 t ) = cosw o t, i.e. a signal free of PFM and PAM 5 (Fig.Zd). The presence of a constant voltage from the outputs of the source 12 is necessary for the formation of the desired algorithm for controlling the transmission coefficients of the controlled amplifiers 1 and 2 (voltage U 25 (t)). The amplitudes of the signals coming from the outputs of the source 12 are selected so as to bring the operating points on the adjusting 15 characteristics of the controlled amplifiers 1 and 2 to a linear section without going beyond it. The choice of amplification factors UPT 17-20 depends on the element base used. 2Q To exclude the influence on the overall transmission coefficient, the transmission coefficients of multipliers 26-29 are set equal to unity, the amplification factors of UPT 17-20 are set 25 constant, and the amplitude of the control voltage is adjusted using attenuators 13-16, the attenuation coefficients of which are selected so as to provide 30 PAM and when its value at the input of controlled amplifiers 1 and 2 reaches 100%.

Claims (1)

Формула изобретенияClaim Устройство подавления паразитной амплитудной и фазовой модуляции, содержащее последовательно соединенные первый управляемый усилитель, первый фазовращатель и первый сумма— 1 тор, последовательно соединенные фазовый дискриминатор, вычитатель, второй фазовращатель и второй сумматор, второй управляемый усилитель, управляющий вход которого соединен с выходом второго сумматора, а выход с вторым входом первого сумматора, последовательно соединенные третий фазовращателе и третий сумматор, второй вход которого соединен с выходом вычитателя, а выход - с управляющим входом первого управляемого усилителя, а также амплитудный детектор, при этом выход третьего фазовращателя соединен с вторым входом второго сумматора, а вход амплитудного детектора соединен с входом первого управляемого усилителя, с входом второго управляемого усилителя и с вхо-( дом фазового дискриминатора и является входом устройства подавления паразитной модуляции, отличающееся тем, что, с целью увеличения подавления составляющих спект ра сигнала, обусловленных наличием паразитной амплитудной модуляции, при расширении диапазона коэффициентов глубины амплитудной модуляции входного сигнала, в него введены последовательно соединенные первый аттенюатор, вход которого соединен с выходом амплитудного детектора, первый усилитель постоянного тока и четвертый сумматор, выход которого соединен с входом третьего фазовращателя, последовательно соединенные пятый сумматор, первый вход которого соединен с выходом первого аттенюатора, и первый перемножитель, выход которого соединен с выходом первого усилителя постоянного тока, последовательно соединенные второй аттенюатор, вход которого соединен с выходом амплитудного детектора, и второй усилитель постоянного тока, выход которого соединен с вторым входом четвертого сумматора, последовательно соединенные третий аттенюатор, вход ные четвертый аттенюатор, вход которого соединен с выходом амплитудного детектора, седьмой сумматор и третий перемножитель, выход которого соеди-. нен с четвертым входом четвертого сумматора, последовательно соединенные восьмой сумматор, первый вход которого соединен с выходом второго 10 аттенюатора, и четвертый перемножитель, второй вход которого соединен с выходом второго аттенюатора, а выход - с вторым входом четвертого сумматора, а также третий усилитель гю15 'стоянного тока, выход которого соединен с четвертым входом четвертого сумматора, четвертый усилитель постоянного тока, выход которого соединен с третьим входом четвертого сум20 матора, й источник постоянного напряжения, первый выход которого соединен с вторым входом пятого сумматора, а второй - с вторым входом восьмого сумматора, с вторым входом второго 25 перемножителя, с входом четвертого усилителя постоянного тока, с вторым входом шестого сумматора, с входом третьего усилителя постоянного тока, с вторым входом седьмого сумматораA parasitic amplitude and phase modulation suppression device comprising a first controlled amplifier, a first phase shifter and a first sum 1 torr connected in series, a phase discriminator, a subtractor, a second phase shifter and a second adder connected in series, a second controlled amplifier whose control input is connected to the output of the second adder, and the output with the second input of the first adder, connected in series to the third phase shifter and the third adder, the second input of which is connected to the output of the subtractor I, while the output - to the control input of the first amplifier managed and amplitude detector, the output of the third phase shifter coupled to a second input of the second adder and the input of the amplitude detector connected to the input of the first amplifier managed, to an input of the second amplifier and managed with vho- ( the phase discriminator house is the input of the parasitic modulation suppression device, characterized in that, in order to increase the suppression of the signal spectrum components due to the presence of parasitic amplitude modulation, When expanding the range of depth coefficients of amplitude modulation of the input signal, a first attenuator is introduced into it, the input of which is connected to the output of the amplitude detector, a first DC amplifier and a fourth adder, the output of which is connected to the input of the third phase shifter, the fifth adder is connected in series, the first input of which connected to the output of the first attenuator, and the first multiplier, the output of which is connected to the output of the first DC amplifier, in series with the second attenuator, the input of which is connected to the output of the amplitude detector, and the second DC amplifier, the output of which is connected to the second input of the fourth adder, the third attenuator is connected in series, the input fourth attenuator, the input of which is connected to the output of the amplitude detector, the seventh adder and the third multiplier whose output is connected. nen with the fourth input of the fourth adder, the eighth adder connected in series, the first input of which is connected to the output of the second 10 attenuator, and the fourth multiplier, the second input of which is connected to the output of the second attenuator, and the output to the second input of the fourth adder, and the third amplifier direct current, the output of which is connected to the fourth input of the fourth adder, the fourth DC amplifier, the output of which is connected to the third input of the fourth adder 20, the th constant voltage source, ne whose output is connected to the second input of the fifth adder, and the second to the second input of the eighth adder, with the second input of the second 25 multiplier, with the input of the fourth DC amplifier, with the second input of the sixth adder, with the input of the third DC amplifier, with the second input of the seventh adder 30 и с вторым входом третьего перемножикоторого соединен с выходом второго аттенюатора, шестой сумматор и второй перемножитель, выход которого со-. теля, при этом второй вход первого перемножителя соединен с выходом первого аттенюатора, а выход амплитудединен с третьим входом четвертого ного детектора соединен с вторым вхо- '30 and with the second input of the third multiplier which is connected to the output of the second attenuator, the sixth adder and the second multiplier, the output of which co. at the same time, the second input of the first multiplier is connected to the output of the first attenuator, and the output is amplified with the third input of the fourth detector is connected to the second input
SU874226064A 1987-04-08 1987-04-08 Suppressor of parasitic amplitude modulation SU1480132A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874226064A SU1480132A1 (en) 1987-04-08 1987-04-08 Suppressor of parasitic amplitude modulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874226064A SU1480132A1 (en) 1987-04-08 1987-04-08 Suppressor of parasitic amplitude modulation

Publications (1)

Publication Number Publication Date
SU1480132A1 true SU1480132A1 (en) 1989-05-15

Family

ID=21296876

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874226064A SU1480132A1 (en) 1987-04-08 1987-04-08 Suppressor of parasitic amplitude modulation

Country Status (1)

Country Link
SU (1) SU1480132A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 978367, кл. Н 04 В 1/10, 1981. *

Similar Documents

Publication Publication Date Title
US3825843A (en) Selective distortion compensation circuit
US5808512A (en) Feed forward amplifiers and methods
JPH03104422A (en) Linear transmission equipment
US4000676A (en) Electronic vibrato system
KR920702080A (en) Push-pull optical receiver
KR960005052B1 (en) Digital modulator with digital power control circuit
NL7901606A (en) SYMPTOM COMPANY WITH LOGARITHMIC CHAIN.
US3383618A (en) Suppression of intermodulation distortion
US3786363A (en) Voltage-controlled low-pass filter
US2817708A (en) Amplifier with tremolo
SU1480132A1 (en) Suppressor of parasitic amplitude modulation
US5633937A (en) Method for processing signals
JPS5564412A (en) Frequency characteristic regulator
JPH0470203A (en) Feed forward amplifier
JPH04103207A (en) Automatic power controller for linear modulation wave
SE444750B (en) METHOD OF ELECTRONICALLY ASTADCOM MAKING EXPLANATION OF SOUND OR IMAGE INFORMATION EQUIPMENT FOR EXECUTING THE METHOD
US3096488A (en) Electronic filter
US4093820A (en) Electronic echo generation equipment
SU1406720A1 (en) Two-channel amplifier
KR0175045B1 (en) Frequency Leak Canceller in Balanced Modulators
RU2076457C1 (en) Method of inversion of phase front of multifrequency wideband signals
SU1499525A1 (en) Compensator for multiplicative distortion of signals for systems with acoustic feedback
JPS5564411A (en) Frequency characteristic regulator
RU2237933C1 (en) Method and device for precise analog compression of portion of frequency range of audio signals
SU1728960A1 (en) Wide-band amplifying device