SU1471271A1 - Устройство дл управлени мостовым транзисторным инвертором - Google Patents
Устройство дл управлени мостовым транзисторным инвертором Download PDFInfo
- Publication number
- SU1471271A1 SU1471271A1 SU874184292A SU4184292A SU1471271A1 SU 1471271 A1 SU1471271 A1 SU 1471271A1 SU 874184292 A SU874184292 A SU 874184292A SU 4184292 A SU4184292 A SU 4184292A SU 1471271 A1 SU1471271 A1 SU 1471271A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- additional
- inputs
- auxiliary
- output
- transistors
- Prior art date
Links
Landscapes
- Inverter Devices (AREA)
Abstract
Изобретение относитс к электротехнике и предназначено дл использовани во вторичных источниках питани и электроприводах переменного тока, выполн емых на высоковольтных транзисторах с бестрансформаторным входом. Цель изобретени заключаетс в повышении КПД за счет импульсного подключени делителей напр жени к источнику питани . Предложенное устройство содержит задающий генератор 1, делитель частоты 2, формирователи основных импульсов 3 с трансформаторным выходом, силовые 23,24, дополнительные 25,26 и вспомогательные транзисторы 27,28, а также резистивные делители напр жени 29-32. Сущность решени основана на подключении делителей напр жени через вспомогательные транзисторы параллельно переходу коллектор-эмиттер силовых транзисторов, а дополнительных параллельно их база-эмиттерным переходам. Перед моментом включени вспомогательный транзистор напр жение на делителе включает дополнительный транзистор и тем самым не позвол ет открытьс очередному силовому транзистору до полного выключени ранее работающего. Одновременно переход коллектора-база закрывающегос выводитс в активную область, что способствует сокращению времени выключени силовых транзисторов. 1 ил.
Description
Изобретение относится к электро- технике и может быть использовано в преобразователях постоянного напряжения в низкочастотное переменное для систем вторичного электропитания и электропривода.
Цель изобретения - повышение КПД за счет импульсного подключения делителей напряжения к источнику питания.
На фиг.' 1 представлена схема устройства; на фиг. 2 - временные диаграммы напряжений.
Схема управления содержит задающий генёратор 1, делитель 2 частоты, основной 3, дополнительный 4 и вспомогательный 5 формирователи импуль- ‘ сов, выполненные на элементах И-НЕ 2 6-11, усилителях 12-14 мощности и выходных трансформаторах 15-17, дополнительные элементы И-НЕ 2 18-20, основные выпрямители 21 и 22, силовые 23 и 24, дополнительные 25 и 26 и вспомогательные 27 и. 28 транзисторы, делители 29-32 напряжения на резисторах, дополнительные 33 и 34 и вспомогательные 35 и 36 выпрямители и ограничительные резисторы 37 и 38., Прямой выход задающего генератора 1 связан с первыми входами- всех формирователей импульсов и с входом делителя 2 частоты, инверсный выход задающего генератора подключен к вторым входам формирователей 3-5 импульсов . Прямой основной выход делителя 2 частоты подключен к третьему входу основного формирователя импульсов, а инверсный к третьему входу дополнительного 4 формирователя импульсов. Дополнительные 18 и 19 элементы И-НЕ 2 первыми входами соединены с прямым и инверсным выходами (т-1) ячейки де'лителя 2 частоты, а вторые входы этих элементов с инверсным и прямым выходами η ячейки делителя 2 частоты. Выходы элементов 18 и 19 И-НЕ 2 связаны с входами третьего 20 дополнительного элемента И-НЕ 2, соединенного выходом с третьим входом вспомогательного формирователя .5 импульсов. Все схемы формирователей импульсов выполнены на двух элементах 6-7, 8-9, 10-11 И-НЕ 2 и усилителях 12-14 мощности с выходными трансформаторами 15-17. Первые входы элементов 6-11 И-НЕ 2 образуют первые и вторые входы формирователей импульсов, а вторые входы элементов И-НЕ 2 объединены и образуют третьи входы формирователей.
Выходные обмотки трансформаторов 15 и 16 основного 3 и дополнительного 4 формирователей импульсов через выпрямители 21 и 22 подключены к переходам база - эмиттер верхнего 23 и нижнего силовых транзисторов стойки инвертора. Делители напряжения на резисторах 29, 30 и 31, 32 связаны с переходами коллектор - эмиттер силовых транзисторов, при этом резисторы 29 и 30, а также 31 и 32 связаны между собой через вспомогательные транзисторы 27 и 28. Выходные обмотки трансформатора 17 через выпрямители 33 и 34 подключены к переходам коллектор - база силовых транзисторов, а также через выпрямители 35 и 36 и ограничительные резисторы 37 и 38 к переходам база эмиттер вспомогательных транзисторов 27 и 28, эмиттеры которых связаны с базами дополнительных транзисторов и 26, коллекторами подключенных к базам, а эмиттерами.к эмиттерам силовых транзисторов 23 и 24.
На фиг. 2 показаны временные диаграммы напряжения: 39 - задающего генератора, 40-42 - соответственно на выходе m, m-1 и η ячеек делителя частоты, 43 - на выходе первого дополнительного’ 18 элемента И-НЕ 2; 44 на обмотках трансформатора 15 усилителя 12 мощности, 45 - на обмотках трансформатора 17 усилителя. 14 мощности, 46 - на обмотках трансформатора 16 усилителя 13 мощности, 47 на переходе база - эмиттер силового * транзистора 24.
Работа схемы управления осуществляется следующим образом.
На первые и вторые входы формирователей 3-5 импульсов подаются напряжения с прямого и инверсного выходов задающего, генератора 1 (диаграмма 39, фиг. 2). Формирователи начинают ра-. ботать, если на третьи входа их подаются сигналы логической 1”. Допустим, что на третий вход формирователя 3 основных импульсов в момент времени tp-t, поступает с выхода ··:·· ячейки m делителя частоты сигнал логической 1 (диаграмма 40). Усилитель 12 мощности работает на частоте задающего генератора (диаграмма 39)' и на обмотках трансформатора 15 формирует напряжение 44, под действием которого силовой транзистор 23 открыт. На третьи входы дополнительного 4 и вспомогательного 5 формирова3 досигтелей импульсов подается сигнал и усилители 13 и 14 мощности не ботают.
В момент времени на вход полнительного элемента подается нал логической 1 и на третий вход вспомогательного 5 формирователя импульсов поступает сигнал логической 1, поэтому на обмотках трансформатора 17 формируется пачка импульсов, показанная на диаграмме’45. Под действием напряжения на обмотках трансформатора 17 открываются вспомогательные транзисторы 27 и 28. Вследствие того, что силовой транзистор 23 открыт, напряжение питания инвертора приложено к резисторам 31 и 32 делителя напряжения, под дейст.вием которого дополнительный транзистор 26 открыт. В момент времени происходит переключение выходных напряжений на основных выходах делителя 2 частоты. На третий вход формирователя 3 основных импульсов подается 0 и усилитель 12 мощности выключается. Одновременно на третий вход дополнительного 4 формирователя импульсов* подается сигнал логической 1, усилитель 13 мощности начинает работать и на обмотках трансформатора 16 формируется напряжение 46. Одка транзистор 24 не открывается, так как его база - эмиттерный переход шунтируется открытым дополнительным транзистором 26 - диаграмма 47 (t2~ t?). После окончания процесса рассасывания избыточных носителей транзистор 23 закрывается (t?). Вспомогательные транзисторы 27 и 28 под действием напряжения 45 открыты, поэтому при закрывании транзистора 23 падение напряжения на резисторе 32 уменьшается, значительно уменьшается базовый ток дополнительного транзистора 26 и он заркывается в момент времени t^. Напряжение 46 на обмотке трансформатора 16 открывает транзистор 24 при полном закрывании транзистора 26. Далее процесс управления инвертором повторяется.
В течение времени t4-t4 напряжение трансформатора 17 открывает не только вспомогательные транзисторы 27 и 28, но и смещает переход коллектор - база открытого транзистора в активную область. При этом часть базового тока начинает протекать через диоды дополнительных выпрями45 телей 33 и 34, обеспечивая к моменту выключения коэффициент насыщения открытого транзистора 23 или 24 близким к единице.
Таким образом, введение вспомогательного формирователя импульсов, делителей напряжения и вспомогательных транзисторов позволяет повысить КПД схемы. Вспомогательные транзисторы 27 и 28 включены только в течение части периода выходного напряжения, поэтому цепь из резисторов 29-32 дает небольшие потери, значительно снижая потери при переключении транзисторов 23 и 24. Время выключения транзисторов дополнительно уменьшается за счет использования импульсного источника в цепи коллектор - база силовых транзисторов. При этом статические потери возрастают незначительно, особенно при низкой частоте выходного напряжения. Промежуток времени -t^ выбирается для обеспечения к моменту выключения величины коэффициента насыщения, равной единице, а промежуток времени t2~t3 определяется временем рассасывания и выключения силовых транзисторов.
Claims (1)
- Формула изобретения для управления мостовым инвертором, содержащее основной формироУстройство транзисторным задающий генератор, ватель импульсов с выходным трансформатором, дополнительные транзисторы, дополнительные выпрямители, делители напряжения, выполненные на резисторах, предназначенные для подключения первыми выводами к переходам коллектор - эмиттер силовых транзисторов, нижние резисторы делителей вторым выводом связаны с базами дополнительных транзисторов ных тор тер ч а повышения КПД за счет импульсного подключения делителей напряжения к источнику питания, оно снабжено делителем частоты, дополнительным и вспомогательным формирователями импульсов с выходными трансформаторами, тремя дополнительными элементами И-НЕ 2, двумя основными и двумя вспомогательными выпрямителями, двумя вспомогательными транзисторами, дву, предназначендля подключения переходом коллек- эмиттер к переходу база - эмитсиловых транзисторов, о т л и ю щ е е с я тем, что, с целью147 мя ограничительными резисторами, причем каждый формирователь импульсов содержит два элемента И-НЕ 2 и усилитель мощности, первые входы элементов И-НЕ 2 образуют первый и второй входы формирователей, вторые входы элементов И-НЕ 2 связаны с входами усилителей мощности, выходы которых подключены к первичным обмоткам выходных трансформаторов, делитель частоты выполнен на основе кольцевой пересчетной схемы на п ячейках с прямым и инверсным выходами, выходы m-й ячейки являются основными выходами делителя частоты, прямой выход задающего генератора связан с входом делителя частоты и с первыми входами основного, дополнительного и вспомогательного формирователей импульсов, инверсный выход задающего генератора подключен. к вторым входам формирователей импульсов, прямой и инверсный оановные выходы делителя частоты подключены к третьим входам соответственно основного и дополнительного формирователей импульсов, первый и второй дополнительные элементы И-НЕ 2 первыми входами связаны соответственно с прямым и инверсным выходами т-1 ячейки делителя частоты, а вто1271 рыми входами - с прямым и инверсным выходами п~й ячейки, выходы элементов И-НЕ 2 подключены к входам третьего дополнительного элементов И-НЕ 2, выходом связанного с третьим входом вспомогательного формирователя импульсов, вторичные обмотки выходных трансформаторов основноЮ го и дополнительного формирователей импульсов через первый и второй основные выпрямители предназначены для подключения к переходам база-эмиттер верхнего и нижнего силовых транзис15 торов, основные выходные обмотки в вспомогательного формирователя импульсов подсоединены крайними выводами к входам дополнительных выпрямителей, а средней точкой предназна20 чены для подключения к базам силовых транзисторов, дополнительные обмотки трансформатора вспомогательного формирователя импульсов через последовательно включенные ограничи25 тельные резисторы и вспомогательные выпрямители связаны с переходом база - эмиттер вспомогательных транзисторов, коллекторы которых подключены к второму выводу верхних резис30 торов делителей напряжения, а эмиттеры - к второму выводу нижних резисторов делителей напряжения.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874184292A SU1471271A1 (ru) | 1987-01-19 | 1987-01-19 | Устройство дл управлени мостовым транзисторным инвертором |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874184292A SU1471271A1 (ru) | 1987-01-19 | 1987-01-19 | Устройство дл управлени мостовым транзисторным инвертором |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1471271A1 true SU1471271A1 (ru) | 1989-04-07 |
Family
ID=21281617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874184292A SU1471271A1 (ru) | 1987-01-19 | 1987-01-19 | Устройство дл управлени мостовым транзисторным инвертором |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1471271A1 (ru) |
-
1987
- 1987-01-19 SU SU874184292A patent/SU1471271A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1101998, кл. Н 02 М 7/5387, 1984. Авторское свидетельство СССР № 1415386, кл. Н 02 М 7/537, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1471271A1 (ru) | Устройство дл управлени мостовым транзисторным инвертором | |
US3806792A (en) | Parallel inverter with saturable reactor current control | |
US3465231A (en) | Transformerless converter-inverter | |
SU1480104A1 (ru) | Формирователь импульсов | |
US3514637A (en) | Control apparatus | |
SU1661977A1 (ru) | Формирователь импульсов | |
SU1248006A1 (ru) | Импульсный регул тор посто нного напр жени | |
SU1541737A1 (ru) | Стабилизированный преобразователь посто нного напр жени | |
SU1644315A1 (ru) | Устройство дл управлени силовым транзисторным ключом | |
SU558365A1 (ru) | Преобразователь посто нного тока | |
SU1181096A1 (ru) | Преобразователь переменного напр жени в посто нное | |
SU847485A1 (ru) | Устройство дл управлени инвертором | |
JPS5881332A (ja) | 双方向スイツチ回路 | |
SU819808A1 (ru) | Стабилизированный преобразовательпОСТО ННОгО НАпР жЕНи | |
SU1115185A1 (ru) | Регулируемый транзисторный инвертор | |
SU1550593A1 (ru) | Формирователь импульсов тока управлени полупроводниковым вентильным преобразователем | |
SU1415386A1 (ru) | Устройство дл управлени транзисторами стойки инвертора | |
SU1758796A1 (ru) | Однотактный преобразователь посто нного напр жени | |
SU790082A1 (ru) | Фазосдвигающее устройство | |
SU1206934A1 (ru) | Инвертор с самовозбуждением | |
SU752702A1 (ru) | Транзисторный инвертор | |
SU853758A1 (ru) | Двухтактный транзисторный инвертор | |
SU1691944A1 (ru) | Устройство дл формировани @ -уровневой бипол рной последовательности импульсов | |
SU978346A1 (ru) | Двухпозиционный переключатель | |
SU491941A1 (ru) | Преобразователь-стабилизатор посто нного напр жени |