SU147034A1

SU147034A1 - Method of logical control of correctness of access to firmware memory device

Info

Publication number: SU147034A1
Application number: SU730009A
Authority: SU
Inventors: Л.Л. Григорьян-Чтенц; н-Чтенц Л.Л. Григорь; В.Н. Плотников
Original assignee: н-Чтенц Л.Л. Григорь; В.Н. Плотников
Priority date: 1961-05-10
Filing date: 1961-05-10
Publication date: 1961-11-30

Description

Известны способы логического контрол правильности обращени к заноминающему устройству микропрограмм.Methods are known for the logical control of the correctness of access to a firmware storage device.

Предлагаемый способ отличаетс тем, что дл упрощени контрол в запоминающем устройстве коммутируют дополн тельную информацию в виде кода выполненной операции и номера исполн емой микрокоманды и выбранный контрольный код сравнивают с кодом, записанным на адресном регистре.The proposed method is characterized in that, in order to simplify the control, in the storage device, the additional information is switched in the form of the code of the executed operation and the number of the executed microcommand and the selected control code is compared with the code recorded on the address register.

На чертеже показана функциональна схема блока микропрограмм дл осуществлени описываемого способа.The drawing shows the functional block diagram of the firmware for implementing the described method.

Блок микропрограмм состоит из регистра /, деилифратора 2, запоминающего устройства 3 и выходного узла 4. В конце каждой операции код следующей операции переписываетс из соответствующих разр дов регистра 5 команд в часть А регистра 1. Часть Б этого регистра устанавливаетс на «нуль.The microprogram block consists of the register /, the de-distributor 2, the storage device 3 and the output node 4. At the end of each operation, the code of the next operation is rewritten from the corresponding bits of the register 5 commands into part A of register 1. Part B of this register is set to "zero."

Выполнение операции (команды) начинаетс с того, что первый импульс распределител 6 импульсов поступает на дешифратор 2 и считывает информацию из чейки запоминающего устройства 3, соответствующей коду, установленному в регистре /.The execution of the operation (command) begins with the fact that the first pulse of the distributor 6 of pulses arrives at the decoder 2 and reads information from the cell of the storage device 3 corresponding to the code set in the register /.

Считанна информаци представл ет собой комбинацию импульсов, необходимых дл выполнени первого такта операции и поступающих через выходной узел 4 в блоки вычислительной машины (выход 7) в виде импульсов управлени . Кроме того, из выбранной чейки запоминающего устройства считываютс импульсы б обратной св зи, которые измен ют код в регистре / таким образом, чтобы следующий импульс распределител 6 через дешифратор считал информацию, необходимую дл выполнени второго такта выполн емой операции. В последнем такте каждой операции происходит перепись подготовленного заранее кода следующей операции из регистра 5 команд в регистр /Ли установки на «нуль регистра / Б.The read information is a combination of pulses required to perform the first cycle of the operation and received through the output node 4 to the computer units (output 7) in the form of control pulses. In addition, feedback pulses are read from the selected memory cell, which change the code in the register / so that the next pulse of the distributor 6 reads the information needed to perform the second cycle of the operation being performed through the decoder. In the last cycle of each operation, the next operation code prepared in advance from the register of 5 commands to the register / Lee is set to "register zero / B."

В каждую, чейку запоминающего устройства 3 записываетс доEach cell of memory 3 is written to