SU1467774A2

SU1467774A2 - Устройство дл ответвлени цифровых сигналов

Info

Publication number: SU1467774A2
Application number: SU874279102A
Authority: SU
Inventors: Тулеген Даулетбаевич Карымсаков; Виктор Александрович Клишин; Анатолий Андреевич Лелис; Галина Сергеевна Полищук
Original assignee: Войсковая Часть 25840
Priority date: 1987-07-06
Filing date: 1987-07-06
Publication date: 1989-03-23

Abstract

Изобретение относитс к технике св зи . Цель изобретени - обеспечение трансл ции дополнительной информации о качестве линейного тракта. Устройство содержит преобразователь 1 кода, передатчик 2, генераторный блок 3, приемник 4 циклового синхросигнала, эл-т запрета 5, эл-т ИЛИ 6, эл-ты И 7 и 8, блоки сопр жени 9 и 10, блок определени (БО) 11 нарушени чередовани пол рности импульсов, формирователь 12 импульсной последовательности и линию задержки 13. Цифровой сигнал в линейном коде с чередованием пол рности поступает на вход БО 11, который определ ет нарушение чередовани пол рности , формирует и передает через линию задержки 13 сигнал о нарушении чередовани пол рности на формирователь 12. В нем происходит формирование сигнала, содержаш,его нарушени чередовани пол рности импульсов. Цель достигаетс введением БО 11, формировател 12 и линии задержки 13. Устройство по п. 2 ф-лы отличаетс выполнением формировател 12. 1 3. п. ф-лы, 2 ил.

Description

рушени чередовани пол рности импульсов, 5 нарушени чередовани пол рности импуль

который определ ет нарушение чередовани пол рности, формирует и передает через линию 13 задержки сигнал о нарушении чередовани пол рности на формирователь 12. Двоичный сигнал с выхода пресов , лини задержки и формирователь импульсной последовательности, второй - и третий входы которого соединены соответственно с выходом передатчика и с первым выходом преобразовател кода, вход котообразовател 1 кода поступает в прием- 40 рого соединен с входом блока определеник 4 циклового синхросигнала, который, взаимодейству с генераторным блоком 3, определ ет положение циклового синхросигнала в групповом сигнале и после его нахождени формирует сигнал посто нного

ни нарушени чередовани пол рности импульсов, а выход формировател импульсной последовательности вл етс выходом устройства.

2. Устройство по п. 1, отличающеес

тока, подаваемый на вход второго элемен- тем, чтЬ формирователь импульсной после- та И 8. Последний при данных услови хдовательности содержит коммутатор, блок

объединени и блок разделени , выходы которого подключены к информационным входам коммутатора, выходы которого соепропускает последовательность импульсов от генераторного блока 3, которые по времени соответствуют временным позици м ответвл емого сигнала. Эти импульсы в элементе 5 запрета формируют сигнал запрета на прохождение ответвл емого сигнала в цифровом потоке пр мого направлени и посредством первого элемента И 7 и элемента ИЛИ 6 пропускают в эти моменты времени в групповой цифровой поток сиг50

динены с информационными входами блока объединени , выход которого вл етс выходом формировател , первым, вторым и третьим входами которого вл ютс соответственно управл ющий вход коммутатора, вход блока разделени и управл ющий вход блока объединени .

нарушени чередовани пол рности импуль

сов, лини задержки и формирователь импульсной последовательности, второй - и третий входы которого соединены соответственно с выходом передатчика и с первым выходом преобразовател кода, вход кото50

Фие. 2

Claims

Формула изобретения

1. Устройство для ответвления цифровых сигналов по авт. св. № 1069178, отличающееся тем, что, с целью обеспечения трансляции дополнительной информации о качестве линейного тракта, введены последовательно соединенные блок определения нарушения чередования полярности импульсов, линия задержки и формирователь импульсной последовательности, второй - и третий входы которого соединены соответственно с выходом передатчика и с первым выходом преобразователя кода, вход которого соединен с входом блока определения нарушения чередования полярности импульсов, а выход формирователя импульсной последовательности является выходом устройства.
2. Устройство по π. 1, отличающееся тем, чтб формирователь импульсной последовательности содержит коммутатор, блок объединения и блок разделения, выходы которого подключены к информационным входам коммутатора, выходы которого соединены с информационными входами блока объединения, выход которого является выходом формирователя, первым, вторым и третьим входами которого являются соответственно управляющий вход коммутатора, вход блока разделения и управляющий вход блока объединения.

Фиг. 2

Редактор И. Шмакова Заказ 1215/56 ' Составитель А. Москевич Техред И. Верес Корректор М. Шароши Тираж 627 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж—35, Раушская наб., д. 4/5

Производственно-издательский комбинат «Патент», г. Ужгород, ул. Гагарина, 101