Claims (1)
Формула изобретенияClaim
Преобразователь напряжения в ток, содержащий первый, второй, третий и четвертый МДП-транзисторы, выполненные с индуцированным каналом первого типа, пятый, шестой, седьмой, восьмой МДП-транзисторы, выполненные с индуцированным каналом второго типа, а также первый и второй источники тока, затвор первого МДП-транзистора соединен с затвором третьего МДП-транзистора и является первым входом устройства, затвор второго МДП-транзистора соединен с затвором четвертого МДП-транзистора и является вторым входом устройства, исток первого МДП-транзистора соединен с истоком пятого МДП-транзистора, затвор которого соединен со стоком, а также с первым выводом первого источника тока и затвором седьмого МДП-транзистора, исток которого соединен с истоком четвертого МДП-транзистора, сток которого является вторым выходом устройства, исток второ4 го МДП-транзистора соединен с истоком шестого МДП-транзистора, затвор которого соединен со стоком, а также с первым выводом второго источни5 ка тока и затвором восьмого МППтранзистора, исток которого соединен с истоком третьего ЦДП-транзистора, сток которого является первым выхоjg дом устройства, стоки седьмого и восьмого МДП-транзисторов и вторые выводы первого и второго источников тока соединены с первой шиной питания, а стоки первого и второго МДП-транзис15 торов соединены с второй шиной питания, отличающийся тем, что, с целью расширения диапазона входных сигналов и повышения точности преобразования в устройство вве2θ дены девятый и десятый МДП-транзисторы, выполненного с индуцированным каналом первого типа, одиннадцатый и двенадцатый МДП-транзисторы, выполненные с индуцированным каналом 25 второго типа, а также первый, второй, третий и четвертый источники напряжения смещения, причем затвор первого МДП-транзистора соединен с первым выводом первого источника напряжения смещения, второй вывод которого соединен с затвором девятого МДП-транзистора, исток которого соединен с истоком двенадцатого МДП-транзистора, затвор которого соединен с первым выводом четвертого 35 источника напряжения смещения, второй вывод которого соединен с затвором восьмого МДП-транзистора, затвор второго МДП-транзистора соединен с первым выводом второго источника 40 напряжения смещения, второй вывод которого соединен с затвором десятого МДП-транзистора, исток которого соединен с истоком одиннадцатого МДП-транзистора, затвор которого сое45 динен с первым выводом третьего источника напряжения смещения, второй вывод которого соединен с затвором пятого МДП-транзистора, стоки одиннадцатого и двенадцатого МДП-транзисторов соединены с первого шиной питания, стоки девятого и десятого МДП-транзисторов соединены соответственно со стоками четвертого и третьего МДП-транзисторов, при этом сумма напряжений первого и четвертого источников напряжения смещения· равна сумме напряжений второго и третьего источников напряжения смещения и равна 2 (·) I(K , + V 1/Кг ) ( A voltage to current converter comprising first, second, third and fourth MOS transistors made with an induced channel of the first type, fifth, sixth, seventh, eighth MOS transistors made with an induced channel of the second type, as well as the first and second current sources, the gate of the first MOS transistor is connected to the gate of the third MOS transistor and is the first input of the device, the gate of the second MOS transistor is connected to the gate of the fourth MOS transistor and is the second input of the device, the source of the first MOS transistor ora is connected to the source of the fifth MOS transistor, the gate of which is connected to the drain, and also to the first output of the first current source and the gate of the seventh MOS transistor, whose source is connected to the source of the fourth MOS transistor, the drain of which is the second output of the device, the source of the second The MOS transistor is connected to the source of the sixth MOS transistor, the gate of which is connected to the drain, as well as to the first output of the second current source and the gate of the eighth MSC transistor, the source of which is connected to the source of the third MDP transistor, the drain the house of the device is the first exit, the drains of the seventh and eighth MOS transistors and the second terminals of the first and second current sources are connected to the first power bus, and the drains of the first and second MOS transistors are connected to the second power bus, characterized in that, for the purpose expanding the range of input signals and increasing the accuracy of conversion to a device introduced the ninth and tenth MOS transistors made with an induced channel of the first type, the eleventh and twelfth MOS transistors made with an induced channel 25 of the second type, as well as the first, second, third and fourth sources of bias voltage, and the gate of the first MOS transistor is connected to the first terminal of the first bias voltage source, the second terminal of which is connected to the gate of the ninth MOS transistor, the source of which is connected to the source of the twelfth MOS transistor, the gate of which is connected to the first terminal of the fourth bias voltage source 35, the second terminal of which is connected to the gate of the eighth MOS transistor, the gate of the second MOS transistor is connected to the first terminal the house of the second bias voltage source 40, the second terminal of which is connected to the gate of the tenth MIS transistor, the source of which is connected to the source of the eleventh MOS transistor, whose gate is connected to the first terminal of the third bias voltage source, the second terminal of which is connected to the gate of the fifth MOS transistor , the drains of the eleventh and twelfth MOSFETs are connected to the first power bus, the drains of the ninth and tenth MOSFETs are connected respectively to the drains of the fourth and third MOSFETs, is the sum of the first and fourth voltages sources · bias voltage equal to the sum of the second and third voltage sources and the bias voltage is equal to 2 (·) I (K, + V 1 / g) (
5 1467745 6 где I - ток идентичных первого и второго источников тока; К1 - крутизна идентичных первого второго, третьего, четвертого, девятого и десятого5 1467745 6 where I is the current of the identical first and second current sources; To 1 - the slope of the identical first second, third, fourth, ninth and tenth
МДП транзисторов; К2 - крутизна идеи тичных пятого, шестого, седьмого, восьмого, одиннадцатого и двенадцатого транзисторов.TIR transistors; K 2 - the steepness of the idea of the fifth, sixth, seventh, eighth, eleventh and twelfth transistors.
j. /Г Затвору “ транзистора 3 К Затвору 7 транзистора Jj. / G Gate to transistor 3 To Gate 7 of transistor J
X/ X/ ь И Затвору транзистора и К Затвору транзистора 9X / x / b and transistor gate and to transistor gate 9
4-Е4th