SU1450130A2 - Устройство дл приема сигналов с частотно-фазовой модул цией - Google Patents
Устройство дл приема сигналов с частотно-фазовой модул цией Download PDFInfo
- Publication number
- SU1450130A2 SU1450130A2 SU874256935A SU4256935A SU1450130A2 SU 1450130 A2 SU1450130 A2 SU 1450130A2 SU 874256935 A SU874256935 A SU 874256935A SU 4256935 A SU4256935 A SU 4256935A SU 1450130 A2 SU1450130 A2 SU 1450130A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency
- phase
- output
- input
- correction
- Prior art date
Links
Landscapes
- Circuits Of Receivers In General (AREA)
Abstract
Изобретение относитс к радиотехнике . Цель изобретени - повышение помехоустойчивости. -Устройство содержит частотный детектор 1, блоки 2 и 15 задержки, интеграторы 3 и 10, ключи 4 и 14, смеситель 5, фазовый детектор 6, АЦП 7 и 13, г-ры 8 и 12 частот, блок 9 выцелени несущей, фильтр 11, детектор 16 огибающей, блоки 17 и 19 коррекции (БК) и пороговый блок 18. При возникновении ошибки в частотном подканале происходит скачок сигнала подс17ойки. Из- за переходных процессов в фильтре 11, обусловленных этим скачком, на его выходе уменьшаетс уровень сиг- кала, что обнаруживаетс пороговые блоком 18, и производитс коррекци символов кода в частотном и фазовом подканалах, которые с выходов БК 17 и 19 поступают на выход устр-ва. Далее осуществл етс цикл приема эл-тов о фазочастотно-манипулированных сигна- лов. Даны ип. выполнени БК 17 и 19. 2 ил. (Л
Description
V.r .A fc-fH). Данное напр жеиие интегрируетс за врем такта первым интегратором 3,
Данное напр жение вьщел етс интегратором 10 и поступает на вход АЦП 13, которьй преобразует его в
код, соответствующий фазе прин того сигнала.
Кодовые символы, поступившие с выхода первого АЦП 7 на вход блока 15 и соответствующие частоте элемента сигнала, задерживаютс блоком 15 на один такт и одновременно с кодовыми символами с выхода АДП 13, поступающим на сигнальный вход блока 19 коррекции и соответствующими фазе этого же элемента сигнала, поступают на сигнальный вход блока 17 коррекции .
Сигнал подстройки, используемый дл подстройки опорного колебани при приеме данного элемента сигнала, вьщел етс фильтром 11 и поступает на вход детектора 16 огибающей, на выходе которого формируетс напр же- ние Uo, соответствук дее уровню огибающей сигнала подстройки. Это напр жение поступает на вход порогового блока 18, который производит его сравнивание с заданным пороговым
уровнем Up и формирует выходное напр жение: при наличии сигнала подстройки заданного уровн вьщел етс сигнал логического нул , а при его уменьшении ниже порога - сигнал Ло- гической единицы.
Сигнал с выхода порогового блока 18 поступает на управл ющие входы блоков 17 и 19 коррекции - на вход инвертора 21 и элемента И 22. При
этом символы кода, поступающие на сигнальный вход блока коррекции 17 (19) - вхЪд первого инвертора 20 и элемента И 23 ,вывод тс через элеме ИЛИ. 24 на выход блоков 17 (19): без коррекции через элемент И 23 и элемент ИЛИ 24 - при поступлении на управл ющий вход сигнала логического
нул ; с коррекцией (т.е. в инвертированном виде) через инвертор 20, элемент И 22 и элемент ИЛИ 24 - при поступлении на управл ющий вход сигнала логической единицы. При возникновении ошибки в частотном подканале происходит скачок сигнала подстройки и из-за обусловленных этим переходных процессов в фильтре 11 уменьшаетс уровень сигнала на выходе это го фильтра, что обнаруживаетс пороговым блоком 18, и производитс коррекци символов кода в частотном и фазовом подканалах, которые с выходо блоков 17 и 19 поступают на выход приемника. Дальнейша работа приемника происходит аналогично описанному выше циклу приема одного элемента ФЧМ сигнала.
Claims (1)
- Формула изобретениУстройство дл приема сигналов с частотно-фазовой модул цией по авт. св. № 1345370, отличающее- с тем, что, с целью повьппени помехоустойчивости, введены последовательно соединенные фильтр, детектор огибающей, пороговый блок и первый блок коррекции, последовательно соединенные второй блок задержки и второй блок коррекции, причем выход смесител соединен с входом фильтра, выход первого аналого-цифрового преобразовател соединен с входом второго блока задержки, выход второго аналого-цифрового преобразовател соединен с вторым входом первого блока коррекции, второй вход второго блока коррекции соединен с выходом порогового блока, выходы блоков коррекции вл ютс выходами приемника.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874256935A SU1450130A2 (ru) | 1987-06-04 | 1987-06-04 | Устройство дл приема сигналов с частотно-фазовой модул цией |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874256935A SU1450130A2 (ru) | 1987-06-04 | 1987-06-04 | Устройство дл приема сигналов с частотно-фазовой модул цией |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1345370 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1450130A2 true SU1450130A2 (ru) | 1989-01-07 |
Family
ID=21308901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874256935A SU1450130A2 (ru) | 1987-06-04 | 1987-06-04 | Устройство дл приема сигналов с частотно-фазовой модул цией |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1450130A2 (ru) |
-
1987
- 1987-06-04 SU SU874256935A patent/SU1450130A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1345370, кл. Н 04 L 27/22, 1986, * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4254503A (en) | Radio receiver for tone modulated signals | |
JPS55132132A (en) | Phase synchronizing circuit | |
US20070085580A1 (en) | Generating Multiple Delayed Signals of Different Phases from a Reference Signal Using Delay Locked Loop (DLL) | |
SU1450130A2 (ru) | Устройство дл приема сигналов с частотно-фазовой модул цией | |
SU1185627A1 (ru) | Устройство синхронизации приемника многочастотных сигналов | |
SU738486A1 (ru) | Подавитель радиопомех дл систем св зи с угловой модул цией | |
SU1338091A1 (ru) | Устройство приема импульсной последовательности с псевдослучайными интервалами между импульсами | |
JPS57164645A (en) | Delay detecting circuit | |
JPS5652941A (en) | Receiving device for vehicle | |
SU1202018A1 (ru) | Адаптивный частотный детектор | |
SU1259823A1 (ru) | Приемное устройство моноимпульсного радиолокатора | |
SU1584116A1 (ru) | Приемник сигналов с частотной манипул цией | |
SU1543563A1 (ru) | Устройство дл приема частотно-фазовых сигналов | |
SU1149377A1 (ru) | Амплитудный детектор | |
SU1700572A1 (ru) | Устройство дл регистрации карьерного транспорта | |
SU1352657A1 (ru) | Устройство приема сигнала с угловой модул цией | |
SU1432798A2 (ru) | Устройство дл приема сигналов с частотно-фазовой модул цией | |
SU663116A1 (ru) | Устройство дл автоматического выбора каналов св зи | |
SU801299A1 (ru) | Приемник сигналов с угловойМОдул циЕй | |
SU465716A1 (ru) | Устройство задержки электрических сигналов | |
SU1352615A1 (ru) | Цифровой фазовый детектор | |
SU1392631A1 (ru) | Демодул тор сигналов фазовой телеграфии | |
SU1228213A1 (ru) | Амплитудный детектор | |
SU1190462A1 (ru) | Формирователь частотно-манипулированных сигналов | |
SU1192159A1 (ru) | Цифровое устройство для приема сигналов с однополосной модуляцией |