SU1441471A1 - Матричный коммутатор с параллельной настройкой - Google Patents
Матричный коммутатор с параллельной настройкой Download PDFInfo
- Publication number
- SU1441471A1 SU1441471A1 SU864142175A SU4142175A SU1441471A1 SU 1441471 A1 SU1441471 A1 SU 1441471A1 SU 864142175 A SU864142175 A SU 864142175A SU 4142175 A SU4142175 A SU 4142175A SU 1441471 A1 SU1441471 A1 SU 1441471A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- nodes
- output
- input
- switching
- inputs
- Prior art date
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
Изобретение относитс к радио- электрокике и может быть использовано в аппаратуре св зи многопроцессорных вычислительных систем. Цель изобретени - повышение быстродейст- ВИЯ устройства. Коммутатор содержит N приемных узлов 1,1 ... I.N, М выходных узлов 4.1..,4.М, выполненных в
Description
(Л
с
ЙУ
144
виде двухвходовых элементов И с треть- еда высокоомным состо нием на выходе, коммутируюпдах 5.1.1...5,1,М, 5.2.1...5.2.N, 5.М.I...5.M.N. Введение в калухьп приемный узел 1.1.,.1.N. N узлов горизонтальной настройки 2.1..c2.N, выполненных в виде двухвкодовых элементов И и М узлов вертикальной настройки 3.1...
1
ЗМ, также выполненных в виде двухвходовых элементов И, обеспечивает парап лельную настройку всех каналов св зи и расшир ет функциональные возможности устройства за счет его настройки произвольными кодами. В описании приведен пример реализации узла коммутации . 2 ил.
1
Изобретение относитс к радиоэлектронике и может быть использовано в аппаратуре св зи многопроцессорных вычислительньпс систем.
Цель изобретени - повышение быстродействи матричного коммутатора за счет сокращени времени настройки , а также расширение функциональных возможностей матричного коммутатора путем обеспечени его наст- ройки произвольными кодами,
На фиг.1 изображена функциональна схема предлагаемого матричного коммутатора; на фиг.2 - функциональна схема узла коммутации.
Матричный коммутатор состоит из N приемных узлов 1.1, 1.2 ,...1.N, выполненных в виде двухвходовых элементов И, N узлов 2.1, 2o2,..o2.N горизонтальной настройки, выполнен- ных также в виде двухвходовых элементов И, М узлов 3.1, 3.2,...З.М вертикальной настройки, выполненных в виде двухвходовых элементов И, М выходных узлов 4.1, 4.2,...4.М, вы- полненных в виде двухвходовых элементов И с третьим высокоомным состо нием на выходе, и коммутирукгцих узлов 5,1.1, 5ol.2,.,.5.1oN, 5.2.1, 5.2.2, ...5.2.N,...5,M.lj 5.M.2,...5.M.N.
8матричном коммутаторе существует
N информационных входов 6.1, 6.2,... 6eN, М информационных выходов 7.1, 7.2,...7.М., управл ющий вход 8 разрешени настройки, управл ющий вход
9разрешени передачи информации и управл ющий вход 10 начальной .уста .новки.
Коммутирующий узел (узел коммутации ) содержит элемент 11 сложени по
модулю 2, элемент 12 пам ти ( триггер) и управл емый ключ 13.
Управл ющий вход 9 разрешени передачи информации соединен с управл ющими входами приемных узлов 1.1, 1.2,.o,l.N и управл ющими входами выходных узлов 4.1, 4„2,...4.М. Каждый из информшдионных входов 6.1, 6.2,...6.N соединен с информационными входами одного из приемных узлов 1-. 1, 1.2,..c,loN и одного из узлов 2.1.0.2.N горизонтальной настройки. Выходы каждого приемного узла 1.1, l.2,...loN соединены с соответствующей горизонтальной информационной шиной , котора в.свою очередь подключена к информационным входам 14 М коммутирующих узлов 5.1.1...5oM.N, рас- положеннь х вдоль нее. Выходы узлов 2.1...2oN горизонтальной настройки соединены с шиной горизонтальной настройки , котора св зана с входами 15 тех же коммутирующих узлов, что и предыдуща шина. Управл ющий вход -8 разращени настройки соединен с уп- равл юищми входами всех узлов 2.1, 2.2...,2.N и 3.1, 3.2,...З.М горизонтальной и вертикальной настройки. Информационные выходы 7.1, 7.2,„.. 7.М подключены к выходам соответствующих выходных узлов 4.1, 4.2,...4оМ и к информационным входам соответ- ствукшщх узлов 3.1, 3.2,.о.З.М вертикальной настройки. Выходы каждого из узлов вертикальной настройки соединены шиной вертикальной настройки с входами 16 N коммутирующих узлов, расположенных в одном столбце. Информационные входы каждого из выходных узлов 4.1, 4.2,.о.4.М соединены с
вертикальной информационной шиной, котора подключена к выходам 17 N коммутирующих узлов, расположенных вдоль этой шины. Входы 18 начальной установки всех коммутирующих узлов соединены с управл ющим входом 10 начальной установки матричного коммутатора .
Коммутирующий узел 5 предназначен дл поиска коммутации путем сравнени настроечных кодов, фиксации найденного пути и передачи информа- ции через свои ключи. Входы 15 и 16 настройки коммутирующего узла 5 сре- динены с элементом 11 сложени по модулю два, выход которого соединен с входом сброса триггера 12. Пр мой вход триггера 12 соединен с входом 18 начальной установки ком 1утирующе- го узла. Пр мой выход триггера 12 соединен с управл ющим входом ключа 13. Информационный вход ключа 13 вл етс входом 14, а информационный выход - выходом 17 коммутирующего узла.
Матричный, коммутатор работает следующим образом.
Режим настройки каналов св- зи начинаетс подачей на вход 10 сигнала , который поступает на пр мые входы триггера 12 всех коммутирующих узлов 5.1.1...oSaM.N и готовит их к работВо Непосредственна настройка начинаетс подачей настроечных кодов на информационные входы 6.1...6.N и выходы 7.1..о7.М коммутатора и сигнала , разрешающего настройку на вход 8. Настроечные коды поразр дно через узлы 2.1, 2.2,...2.N горизонтальной настройки и узлы 3.1, 3.2, .о.оЗ.М вертикальной настройки поступают на входы 15 и 16 соответствующих узлов коммутации. Элемент 11 сложени по модулю два в каждом коммутирующем узле 5 выдел ет различие в соответствующих разр дах настроечных кодов. Если такое различие обнаружено , то сигнал с выхода элемента 11 сбрасывает триггер 12 и тем самым фиксирует отсутствие канала св зи через данный коммутирующий узел. Если в результате анализа настроечных кодов на выходе элемента 11 ни разу не выработалс сигнал неравенства разр дов, то триггер 12 остаетс в пр мом состо нии и тем самым фиксирует наличие канала св зи в данном коммутирующем узле. После окончани
0
настройки сигнал с входа 8 снимаетс . Дл передачи информации через матричный коммутатор на управл кщий вход 9 подаетс сигнал, разрешающий передачу информации, который открывает приемные узлы 1.1,...1.N и готовит к работе выходные узлы 4.1,...4.М. Инфор-. мади с входов 6.1,...6.N через приемные узлы 1.1,...1.N, ключи 13 коммутирующих узлов с триггер 12 в пр мом состо нии и выходные узлы 4.1,.о.4.М проходит на- выходы 7.1,..М.
Следует обратить внимание на то, 5 что возможность одновременной настройки вс ёх каналов св зи устран ет необходимость в сбросе созданных каналов св зи. Вместо этого делаетс новый шаг настройки нового множества каналов СВЯЗИо
0
Claims (1)
- Формула изобретениМатричный коммутатор с параллель25 ной настройкой, содержащий N приемных узлов, М выходных узлов, коммутирующих узлов, соединенных в виде матрицы и N строк и М столбцор, каждый из коммутирующих узлов содержит эле30 мент пам ти и управл емый ключ, управл ющий вход которого соединен с выходом элемента пам ти, а информационный вход, вл ющийс информационным входом коммутирующего узла, объеди35 нен с информационнь№ш входами всех коммутируюшдх узлов, расположенных в одной строке, и соединен с выходом соответствующего приемного узла, информационный вход которого соединен40 G cooтвeтcтвyюшJ м информационным входом матричного коммутатора, выход каждого из управл емых ключей, вл - ющийс выходом коммутирующего узла, объединен с информационными выходами45 всех коммутирующих узлов, расположенных в одном столбце, и подключен к информационному входу соответствующего выходного узла, выход которого вл етс cooтвeтcтвyюшJ м выходом матричного коммутатора, отличаю50щ и и с тем, что, с целью повышени быстродействи коммутатора за счет сокращени времени настройки и распшрени функциональных возмож- 55 ностей путем обеспечени его настройки произвольными кодами, в него введены N узлов горизонтальной настройки, М узлов вертикальной настройки и эле мент сложени по модулю два fi каждыйкоммутирующий Узел, информационный вход каждого из N узлор горизонтальной настройки соединен с соответствующим информационным входом матричного коммутатора, каждый из выходов которого соединен с информационным входом соответствующего узла вертикальной настройки, выход которого соединен с первыми входами элементов сложени по модулю два, расположенных в коммутирующих узлах соответствующего столбца, управл ющие входы узлов в ер- тикальной и горизонтальной настройки подключены к входу разрешени настройки, выходы узлов горизонтальной настройки соединены с вторыми входами злементов сложени по модулю два, расположенных в коммутирующих узлах, образук цих соответствующую строку матричного коммутатора, вход разрещени передачи информации которого соединен с управл ющими входами всех приемных и выходных узлов , вход начальной установки соединен в каждом коммутирующем узле с входами установки всех элементов пам ти , входы сброса которых соединены с выходами элементов сложени по модулю два, расположенных в том же коммутирующем узле.иг.2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864142175A SU1441471A1 (ru) | 1986-11-03 | 1986-11-03 | Матричный коммутатор с параллельной настройкой |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864142175A SU1441471A1 (ru) | 1986-11-03 | 1986-11-03 | Матричный коммутатор с параллельной настройкой |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1441471A1 true SU1441471A1 (ru) | 1988-11-30 |
Family
ID=21265604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864142175A SU1441471A1 (ru) | 1986-11-03 | 1986-11-03 | Матричный коммутатор с параллельной настройкой |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1441471A1 (ru) |
-
1986
- 1986-11-03 SU SU864142175A patent/SU1441471A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1102038, . Н 03 К 17/04, 1984. Авторское свидетельство СССР № Ш75409, кп. Н 03 К 17/00, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4785410A (en) | Maximum length shift register sequences generator | |
DE69330245T2 (de) | Kommunikationssystem zwischen ATM Netz und Mobilfunksystem | |
SU1441471A1 (ru) | Матричный коммутатор с параллельной настройкой | |
NO851434L (no) | Brytermatrise. | |
CN109509991A (zh) | 一种转换天线、天线组件和基站 | |
RU2115248C1 (ru) | Устройство фазового пуска | |
SU1290291A1 (ru) | Ячейка матричного коммутатора | |
SU1570019A1 (ru) | Устройство дл формировани сложных сигналов | |
SU1614116A1 (ru) | Станци св зи с адаптивной коммутацией каналов | |
ATE25909T1 (de) | Schaltsystem. | |
SU407304A1 (ru) | Ячейка каскадной коммутирующей среды | |
SU1677696A1 (ru) | Система контрол источника электропитани | |
SU1582345A1 (ru) | Коммутатор дл многокаскадных коммутирующих систем | |
SU572776A1 (ru) | Веро тностный коммутатор | |
RU2027308C1 (ru) | Система мультиплексного обмена информации | |
SU828438A1 (ru) | Устройство оперативной коммутацииКАНАлОВ СВ зи | |
SU1059672A1 (ru) | Коммутационное устройство | |
SU575697A1 (ru) | Ячейка пам ти матричного коммутатора | |
SU1095455A1 (ru) | Устройство дл вызова абонентов | |
SU658786A1 (ru) | Приемное устройство адресного вызова | |
SU1434557A1 (ru) | Устройство дл коммутации каналов передачи данных | |
SU1358102A1 (ru) | Устройство дл передачи информации многопозиционными сигналами | |
SU1388882A1 (ru) | Устройство дл сопр жени | |
SU1185660A1 (ru) | Самоблокирующеес вызывное устройство | |
KR19990060525A (ko) | 무선데이터 서비스 시스템의 망동기 클럭 추출 장치 |