SU1439628A1 - Multiplying device - Google Patents

Multiplying device Download PDF

Info

Publication number
SU1439628A1
SU1439628A1 SU864103880A SU4103880A SU1439628A1 SU 1439628 A1 SU1439628 A1 SU 1439628A1 SU 864103880 A SU864103880 A SU 864103880A SU 4103880 A SU4103880 A SU 4103880A SU 1439628 A1 SU1439628 A1 SU 1439628A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
output
input
outputs
blocks
Prior art date
Application number
SU864103880A
Other languages
Russian (ru)
Inventor
Александр Михайлович Косолапов
Original Assignee
Куйбышевский политехнический институт им.В.В.Куйбышева
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Куйбышевский политехнический институт им.В.В.Куйбышева filed Critical Куйбышевский политехнический институт им.В.В.Куйбышева
Priority to SU864103880A priority Critical patent/SU1439628A1/en
Application granted granted Critical
Publication of SU1439628A1 publication Critical patent/SU1439628A1/en

Links

Landscapes

  • Feedback Control In General (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в аналоговых вычислительных машинах. Цель изобретени  - повьппение X, Хг точности работы устройства. Множительное устройство содержит блок умножени  1, блоки коррекции 2 и 3, каждый из которых имеет переключатель 4, сумматор 5, блоки масштабных коэффициентов 6 и 7 и кадратор 8, и блок управлени  9. Блок управлени  содер-. жит элементы пам ти, ключи, дифференциальный усилитель, генератор импульсов , распределитель импульсов, входной резистор. Достижение поставленной цели обеспечено благодар  введению в устройство блока управлени , двух переключателей и двух квадраторов, а также новым св Э м мезвду составными элементами. 2 ил. е (Л Фае. ГThe invention relates to computing and can be used in analog computers. The purpose of the invention is the accuracy of the device operation. The multiplying device contains a multiplier 1, correction blocks 2 and 3, each of which has a switch 4, an adder 5, blocks of scaling factors 6 and 7 and a frame 8, and a control block 9. The control block contains. There are memory elements, keys, a differential amplifier, a pulse generator, a pulse distributor, an input resistor. The achievement of this goal is ensured by the introduction of a control unit, two switches and two quadrants into the device, as well as by new components. 2 Il. e (L Faye. T

Description

11А11A

Изобретение относитс  к вычислительной технике и может быть использовано в аналоговых вычислительных машинах.The invention relates to computing and can be used in analog computers.

Целью изобретени   вл етс  повьше- ниё точности работы устройства,The aim of the invention is to increase the accuracy of the device,

На фиг.1 приведена схема множительного устройства; на фиг.2 - схема блока управлени .Figure 1 shows the scheme of the multiplying device; 2 is a control block diagram.

Множительное устройство (фиг.1) содержит блок 1 умножени , блоки 2 и 3 коррекции, каждый из которых - включает в себ  переключатель 4, сумматор 5, блоки 6 и 7 масштабных коэффициентов, квадратор 8 и блок 9 управлени .The multiplying device (Fig. 1) contains a multiplication unit 1, correction units 2 and 3, each of which includes a switch 4, an adder 5, blocks 6 and 7 of scale factors, a quadrant 8 and a control unit 9.

Блок 9 управлени  (фиг.2). содержит первый, второй и третий элементы 10-12 пам ти соответственно, первый, второй, третий и четвертый ключи 13- 16.соответственно, дифференциальный усилитель 17, генератор 18 импульсов распределитель 19 импульсов, входной резистор 20. -Block 9 control (Fig.2). contains the first, second and third elements 10-12 of memory, respectively, the first, second, third and fourth keys 13-16, respectively, a differential amplifier 17, a pulse generator 18, a distributor 19 pulses, an input resistor 20. -

Работа множительного устройства основана на следующем.The operation of the multiplying device is based on the following.

Выходной сигнал реального множительного устройства может быть с достаточно высокой точностью представлен выражением z a+bx+cy+dx-y+ex2 +f у gx y+hxy + The output signal of a real multiplying device can be represented with a sufficiently high accuracy by the expression z a + bx + cy + dx-y + ex2 + f for gx y + hxy +

+ рх2у2,(1)+ px2u2, (1)

где X и у - значени  перемножаемыхwhere X and y are the values of multiplied

аналоговых сигналов; a,b,c,d,e, ,p - коэффициенты. analog signals; a, b, c, d, e,, p are coefficients.

На практике достаточно просто исключить погрешности, обусловленные 1-3 членами и отличием масштабного коэффициента d от 1. Перекрестные св зи между входами позвол ют исключить 5 и 6 члены, однако погрешности обусловленные 7-9 членами, при этом не исключаютс . Это в большинстве случаев не позвол ет получить погрешность мнох ительных устройств менее 0,2-0,4%.In practice, it is sufficient to simply exclude errors due to 1–3 members and the difference in the scale factor d from 1. Cross-links between inputs allow you to exclude 5 and 6 members, but errors due to 7–9 members are not excluded. This, in most cases, does not allow to obtain the error of the multiservice devices less than 0.2-0.4%.

Положим Z(х+лх)(у+йу); лх ,+ ;х+1,We set Z (x + lx) (y + yu); lh, +; x + 1,

«к n+ p it +iSiK ;“To n + p it + iSiK;

+ y oi.2K+ Угк где Z - выходной сигнал перемножител ; X,Y - значени  входных сигналов; + y oi.2K + Uck where Z is the output signal of the multiplier; X, Y - values of input signals;

Лх, ду - погрешности, приведенные к входам X и у;Lh, dy - errors reduced to inputs X and y;

(4)(four)

(5)(five)

(2) (3)(2) (3)

(6)(6)

1515

2020

. „ . „

2525

,  ,

30thirty

к УК поправки, компенсирующие погрешности X и у;amendment to the Criminal Code, compensating for errors of X and y;

( i)(i)

KI - погрешности смещени , масштабировани  и от нелинейности; ,2;KI - errors of displacement, scaling and non-linearity; , 2;

jf,- - поправки, компенсирующие соответствующие погрешности.jf, - - amendments to compensate for the corresponding errors.

Зададим у,0, , тогда из (2) приLet us set y, 0,, then from (2) with

1к .., (V)1k .., (V)

имеемwe have

. .(8). .(eight)

Пусть входной сигнал X принимает значени  и , а t соответствует (7), тогда измен   у, установим . ,(9)Let the input signal X take values and, and t corresponds to (7), then change y, we set. ,(9)

где Z и знaчeни Zпpи , и , , из (9), с учетом (2)-(6) име емwhere Z and Zppi values, and,, from (9), taking into account (2) - (6) we have

«.. V V (10) I".. V v (10) I

Учитыва , что выражение (2) симметрично дл  переменных X и Y, можно подобно (7) и (10) записать услови , при которых исключаетс - вли ние погрешностей at и у .Taking into account that the expression (2) is symmetric for the variables X and Y, it is possible, like (7) and (10), to write down the conditions under which the influence of the errors at and y is excluded.

21 Лвб,21 lvb,

(11)(eleven)

(12)(12)

4040

гк t г - Гг1 - 4у. ГК t г - Гг1 - 4у.

Условие, при котором Z не зависит от значений - и .можно найти с учетом (7), (10) и (11), (12) следую- щим образом.The condition under which Z does not depend on the values of - and. Can be found taking into account (7), (10) and (11), (12) as follows.

Задают , У и, измен   одно из значений f, или оба сразу, устанавливаютSet, Y and, change one of the values of f, or both at once, set

,(13),(13)

откуда наход т с учетом (2)-(6)whence, taking into account (2) - (6)

Х-Р4К+Ха-.. 1) Значени  , , Ду в (7) ,X-P4K + X- .. 1) The values,, Du in (7),

(10)-(14) много меньше значений d, }, , поэтому ими можно пренебречь. Сопоставл   (1) и (2), найдем(10) - (14) are much less than the values of d,},, therefore, they can be neglected. Associated (1) and (2), we find

g,(i-f 2); (15)g, (i-f 2); (15)

();();

Р ГУг Устройство дл  осуществлени  опи50 санного алгоритма работает следующимP hcg The device for implementing the described algorithm is as follows.

образом.in a way.

В первом такте на выходе переклю- , чателей 4 блоков 2 и 3 коррекции ус-г танавливаютс  сигналы и 55 Блок 9 управлени  измен ет смещение на четвертом входе сумматора 5 блока 2 до тех пор, пока выходной сигнал блока 1 умножени  не станет равнымIn the first cycle, at the output of the switches 4, blocks 2 and 3 of the correction, the signals are stopped and 55 The control unit 9 changes the offset at the fourth input of the adder 5 of the block 2 until the output signal of the multiplication unit 1

4545

- 1439628 - 1439628

м выполн етс  соотноше- ввох нтс  потгравка itm is carried out

Ik Ik

2. 9.2. 9.

Значение d. заблока блокеValue d. blocking block

такте под действием сиг- переключатели 4 блоков иваютс  во второе поло- одах переключателей 4the tact of the signal switches 4 blocks and in the second half of the switches 4

по су уч с according to soo u

по ме ил пеon the basis of me

действуют сигналы соответственно и ,Signals act accordingly and,

Блок 9 управлени  измен ет смещение olj на четвертом входе сум {ато- ра 5 блока 3 до тех пор, пока выходной сигнал Z не станет равным нулю, при этом выполн етс  соотношение (11) значение смещени  запоминаетс  в блоке 9,The control unit 9 changes the offset olj at the fourth input of the sum {atom 5 of block 3 until the output signal Z equals zero, and the offset value (11) is fulfilled in block 9,

В третьем такте переключатели 4 блоков 2 и 3 под действием сигнала с блока 9 устанавливаютс  в положение , при котором на входах перемножител  1 действуют сигналы , иIn the third cycle, the switches 4 of block 2 and 3 are set by the signal from block 9 to a position where signals act on the inputs of multiplier 1, and

.Блок 9 управлени  измен ет значени  коэффициентов передачи блоков 6 до момента, когда выполн етс  соотношение (13)Control block 9 changes the values of the transfer ratios of blocks 6 until the moment when the relation (13) is fulfilled.

Z ,ZZ, Z

mm

гдеWhere

z третий опорный сигнал.z is the third reference signal.

При этом вводитс  поправка на значение масштабного коэффициента- блр- ка 1 умножени .This introduces an amendment to the value of the scale factor-1 multiplication.

Значение поправки к масштабному коэффициенту блока 1 умножени  запоминаетс  в блоке 9.The value of the amendment to the scale factor of block 1 multiplication is stored in block 9.

В четвертом такте на выходах переключателей 4 блоков 2 и 3 устанавливаютс  сигналы х Х2 и у, у., , Величина Х периодически принимает значени  Х или -Xj,In the fourth cycle, the outputs of the switches 4 of blocks 2 and 3 are set to signals x 2 and y, y.,, The value of X periodically takes the values X or-X j,

Блок 9 управлени , d5yнкции которого в частном случае может выполн ть оператор, измен ет коэффициент передачи блока 7 до тех пор, пока среднее за период значение Z не станет равным нулю. При этом выполн етс  соотношение (10), т.е. вводитс  поправка Уц х в сумматор 5 блока 2.The control block 9, the d5y of which in the particular case can be performed by the operator, changes the transfer coefficient of block 7 until the average for the period value Z is equal to zero. In this case, relation (10) is satisfied, i.e. the correction Aqx is entered into the adder 5 of block 2.

Подобным образом в п том такте вводитс  поправка у, Y в сумматор 5 блока 3, при этом соответственно устанавливаютс  сигналы на выходах переключателей 4 х,,-х и личина у периодически принимает значени  +у. или -у . Достигнутые значени  коэффициептов передачи блоков 7 фиксируютс  до следующей коррекции .Similarly, in the fifth cycle, the correction y and Y is introduced into the adder 5 of block 3, while the signals at the outputs of the switches 4 x ,, - x are respectively set and the mask y periodically takes the values + y. or The achieved values of the transfer coefficients of the blocks 7 are fixed until the next correction.

- - - -

, ,

10ten

2020

2525

. .

В шестом такте переключатели 4 подключают сигналы X и Y к входам сумматоров 5 и на выходе блока 1 с учетом введенных поправок реализуетс  соотношение .In the sixth cycle, the switches 4 connect the signals X and Y to the inputs of the adders 5 and the output of the block 1 takes into account the corrections introduced.

Процесс коррекции периодически повтор етс , поэтому изменение параметров блока 1 умножени  во времени или от температуры автоматически компенсируетс .The correction process is periodically repeated, so the change in the parameters of the multiplication unit 1 in time or on temperature is automatically compensated.

Затраты времени на коррекцию много меньше (в 100-1000 раз) по сравнению с интервалом между коррекци ми, g Вли ние коэффициентов у и на пор док меньлге, чем вли ние ,- или f,., поэтому коррекцию погрешностей и г. достаточно осуществл ть один раз вручную, например, перед началом эксплуатации. The time spent on correction is much less (100–1000 times) compared to the interval between corrections, g The influence of the coefficients y and by an order of magnitude less than the influence, or f,., Therefore, the correction of errors and y is sufficient once manually, for example, before use.

Автоматически повтор ютс  только первый, второй, третий и шестой такты.Only the first, second, third, and sixth bars automatically repeat.

Введение автоматической коррекции позвол ет снизить погрешности от - времени и старени , делает возможным вьщеление и компенсацию погрешностей от нелинейностей третьего пор дка.The introduction of automatic correction allows reducing errors from time and aging, makes it possible to allocate and compensate errors from third order nonlinearities.

Одной из наиболее целесообразных областей применени  устройства  вл ютс  многоканальные измерительные системы. При этом затраты времени на коррекцию могут соответствовать затратам времени на перемножение сигналов по одному из каналов.One of the most practical applications of the device is multichannel measuring systems. At the same time, the time spent on correction may correspond to the time spent on multiplying the signals along one of the channels.

Принцип действи  блока управлени  (фиг.2) следующий. Управление ключами 13-16 и переключател ми 4 блоков 2-3 осуществл етс  сигналами от распределител  19 импульсов, тактируемого генератором 18. В первом такте открыт ключ 13, а остальные ключи блока 9 закрыты. Сигнал смещени  ai с.выхода элемента 10 пам ти, работающего в режиме записи, поступает на четвертьй вход сумматора 5 блока 2, выходной сигнал Z блока 1 поступает на первый вход усилител  17. Так как блоки 5,1,17,13 и 10 образуют след щую cиcтe гy с отрицательной обратной св зью, обрабатывающую сигнал на втором входе усилител  17, то в установившемс  режиме получим сигнал . После окончани  первого такта ключ 13 закрываетс  и 55 элемент 10 пам ти переходит в режим хранени , при котором сигнал of наThe principle of operation of the control unit (Fig. 2) is as follows. The keys 13-16 and the switches 4 of the blocks 2-3 are controlled by signals from the distributor 19 pulses, clocked by the generator 18. In the first cycle, the key 13 is opened, and the remaining keys of the block 9 are closed. The bias signal ai from the output of the memory element 10 operating in the recording mode is fed to the quarter input of the adder 5 of the block 2, the output signal Z of the block 1 is fed to the first input of the amplifier 17. Since the blocks 5,1,1,1,13 and 10 form If the following sys- tem is negative feedback, which processes the signal at the second input of the amplifier 17, then in the steady state we will receive a signal. After the end of the first cycle, the key 13 is closed and the 55th memory element 10 goes into a storage mode, in which the signal of

30thirty

3535

4040

4545

5050

выходе элемента не мен етс .element output does not change.

10 пам ти практически10 memory practically

Аналогичным образом производитс  отработка сигнала действующего на выходе элемента 11 .пам ти, при этом на врем  отработки закрыты все ключи, кроме ключа 14. После окончани  такта ключ 14 закрываетс  и элемент 11 пам ти переходит в режим хранени . Отработка управл ющего сигнала дл  блоков 6 производитс  следующим образом. Блоки 6,5,1,17,15 и 12 образуют след щую систему, от- рабатывающую отклонение сигнала Z с выхода перемножител  от опорного значени  Z, которое поступает на второй вход дифберенциального усилител  17 через ключ 16. Все ключи, кроме ключей 15 и 16, при этом закрыты . В установившемс  режиме сигнал на выходе элемента 12 пам ти имеет величину , при которой коэффициент передачи множительного устройства равен номинальному значению. После окончани  такта значение управл ющего сигнала запоминаетс  в элементе 12 пам ти.Similarly, the signal of the current output element 11 is processed, while all the keys are closed for the duration of the test, except for key 14. After the end of the cycle, key 14 is closed and memory element 11 goes into storage mode. The testing of the control signal for blocks 6 is performed as follows. The blocks 6, 6, 17, 17, and 12 form a following system, which repels the deviation of the signal Z from the multiplier output from the reference value Z, which is fed to the second input of the differential amplifier 17 through the key 16. All keys except keys 15 and 16, while closed. In the steady state, the signal at the output of the memory element 12 has a value at which the transfer coefficient of the multiplying device is equal to the nominal value. After the end of the clock cycle, the value of the control signal is stored in the memory element 12.

Требовани  к точности задани  корректирующих сигналов не велики, учи- тьша , что компенсируютс  малые сигналы-погрешности пор дка 0,2-1,0%. Коэффициент петлевого усилени  след щей системы может быть пор дка 10- 100, что позвол ет реализовать блок 9 достаточно просто.The requirements for the accuracy of setting correction signals are not great, given that small signals are compensated for errors of the order of 0.2-1.0%. The loop gain of the servo system may be in the order of 10-100, which allows block 9 to be implemented quite simply.

Claims (1)

Формула из об р е т е н и  Formula from the range Множительное устройство, содержащее блок умножени , выход которого  вл етс  выходом устройства, и первы и второй блоки коррекции, каждый из которых содержит два блока масштабных коэффициентов и сумматор, первый и второй входы которого подключены к выходам соответствующих блоков масштабных коэффициентов, а выход подключен к одному из входов блока умножени , отличающеес  тем, что, с целью повышени  точности в него введены блок управлени , выполненный в виде первого, второго и третьего элементов пам ти, первого, второго, третьего и четвертого ключей , дифференциального усилител , между первым входом которого и шиной нулевого потенциала включен входной резистор, генератора импульсов и распределител  импульсов, вход которого соединен с выходом генератора импульсов, а первый, второй и третий выходы подключены к управл ющим входам соответствующих ключей, которые включены медэду выходом дифферен5 циального усилител  и входами соответствующих элементов пам ти, четвертый ключ блока управлени  включен между первым входом дифференциального усилител  и входом задани  опорноQ го сигнала, а его управл ющий вход соединен с третьим выходом распределител  импульсов, а первый и второй блоки коррекции дополнительно содержат квадратор и переключатель, четы5 ре информационных входа каждого из которых соединены соответственно с шиной нулевого потенциала, с одним из входов устройства и с двум  входами задани  опорных сигналов, управ0 л ющие входы переключателей подключены соответственно к четвертому и п тому выходам распределител  импульсов блока управлени , а выходы - к третьим входам соответствуюш,их сумматоров и к информационным входам первых блоков масштабных коэффициентов, подключенных управл ющими входами выбора коэффициента к выходу третьего элемента пам ти блока управлени , четвертые входы сумматоров первого и второго блоков коррекции соединены с выходами соответственно первого и второго элементов пам ти блока управлени , второй вход дифференциального . усилител  которого подключен к выходу блока умножени  устройства, квадраторы в из блоков коррекции включены между выходом переключател  и информационным входом второго блока масштабных коэффициентов. A multiplying device containing a multiplication unit, the output of which is the output of the device, and the first and second correction blocks, each of which contains two blocks of scale factors and an adder, the first and second inputs of which are connected to the outputs of the corresponding blocks of scale factors, and the output is connected to one From the inputs of the multiplication unit, characterized in that, in order to increase accuracy, a control unit is inserted into it, made in the form of the first, second and third memory elements, the first, second, third and fourth The key of the differential amplifier, between the first input of which and the zero-potential bus, includes an input resistor, a pulse generator and a pulse distributor, whose input is connected to the output of the pulse generator, and the first, second and third outputs are connected to the control inputs of the corresponding keys, which are switched on by the medad the output of the differential amplifier and the inputs of the corresponding memory elements; the fourth key of the control unit is connected between the first input of the differential amplifier and the reference input A new signal and its control input are connected to the third output of the pulse distributor, and the first and second correction blocks additionally contain a quad and a switch, four information inputs each of which are connected respectively to the zero potential bus, one of the device inputs and two the inputs of the reference signals, the control inputs of the switches are connected respectively to the fourth and fifth outputs of the pulse distributor of the control unit, and the outputs to the third inputs correspond to their summation The fourth inputs of the first and second correction blocks are connected to the outputs of the third memory element of the control unit, the fourth inputs of the adders of the first and second correction blocks are connected to the outputs of the first and second memory elements of the control unit, the second differential input. the amplifier of which is connected to the output of the device multiplying unit; quadrants in the correction blocks are connected between the output of the switch and the information input of the second block of scale factors. 5five 00 5five «3"3 Фиг.:Fig .:
SU864103880A 1986-08-04 1986-08-04 Multiplying device SU1439628A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864103880A SU1439628A1 (en) 1986-08-04 1986-08-04 Multiplying device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864103880A SU1439628A1 (en) 1986-08-04 1986-08-04 Multiplying device

Publications (1)

Publication Number Publication Date
SU1439628A1 true SU1439628A1 (en) 1988-11-23

Family

ID=21251399

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864103880A SU1439628A1 (en) 1986-08-04 1986-08-04 Multiplying device

Country Status (1)

Country Link
SU (1) SU1439628A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 1116437, кл. G 06 G 7/16, 1982. Справочник по нелинейным схемам./ /Под ред. Д.Шейнголда, 1977, с.244. *

Similar Documents

Publication Publication Date Title
EP0007729B1 (en) Low pass digital averaging filter and method of recovering a low frequency component of a composite analog waveform
US4066919A (en) Sample and hold circuit
CA1152220A (en) Interpolator
DE19846461A1 (en) Sensor adjustment unit
EP0040801A1 (en) Automatic equalizer
SU1439628A1 (en) Multiplying device
US3764922A (en) Amplifier offset compensation arrangement
US4229802A (en) Digital adding device
US5315171A (en) Analog feedback rank order filter
US3936759A (en) Offset reduction apparatus for analog circuits
US5220265A (en) Discrete-type repetitive control method and an apparatus therefor
EP0168157B1 (en) Chrominance signal processing system
US20030204764A1 (en) Differentiated granularity timer design
JP3161481B2 (en) Offset compensation circuit for interleaved A / D converter
US4327284A (en) Focusing detection device
EP0322060B1 (en) Adjusting filter coefficients
EP0191468B1 (en) An apparatus for generating a velocity error signal
SU1145320A1 (en) Correcting device
SU1164748A1 (en) Device for solving inverse problems of field theory
SU1120323A1 (en) Random process generator
US4470019A (en) Rate multiplier square root extractor with increased accuracy for transmitter applications
SU1587596A1 (en) Analog memory device
SU765821A1 (en) Interpolator
JPH0770962B2 (en) Digital filter
SU531158A1 (en) Device for processing and compressing information