SU1434554A1

SU1434554A1 - Устройство дл оценки качества передачи сигналов по линейному тракту цифровой системы передачи

Info

Publication number: SU1434554A1
Application number: SU864093335A
Authority: SU
Inventors: Владимир Маркович Минкин; Геннадий Ефимович Иткис; Александр Сергеевич Данилин
Original assignee: Предприятие П/Я А-7306; Главный Центр Управления Междугородными Связями
Priority date: 1986-07-23
Filing date: 1986-07-23
Publication date: 1988-10-30

Abstract

Изобретение относитс к электросв зи и м.б. использовано дл оценки готовности и качества передачи при эксплуатации и испытани х многока- нальнъпс цифровых систем передачи с временным уплотнением. Цель изобретени - расширение функциональных возможностей путем определени параметров потоков ошибок одновременно дл нескольких низкоскоростных цифровых сигналов (ЦС); Устр-во содержит блок 1 вьщелени ошибок, счетчик 2, блок 4 управлени , формирователь (Ф) 5 тактовых импульсов, таймер 7 и блок 8 вычислений. В устр-во введены Ф 6 адреса, блок 3 пам ти (ВП). В БП 3 дл каждого низкоскоростного ЦС вьщелено требуемое кол-во чеек пам ти, в которых в течение одного цикла сохран етс измеренное значение суммы ошибок данного сигнала. В каждом такте последовательно выполн ютс след, операции: перенесение значени суммы ошибок данного ЦС в счетчик 2 измерени ошибок, прибавление единицы к записанному значению при наличии ошибки в ЦС, запись полученной суммы в соответствующие чейки БП 3. Записанное значение хранитс до следующего цикла, а в следующем такте вьшолн ютс аналогичные операции дл ЦС со следующим номером, задаваемым Ф 6. Накопление информации об ошибках в каждом ЦС производитс до конца периода измерени . 1 ил. (Л

Description

О«-

00

4 СЛ

ел

Изобретение относитс к электросв зи и может быть использовано дл оценки готовности и качества передачи при эксплуатации и испытани к много- канальных цифровых систем передачи с временным уплотнением.

Цель изобретени - расширение функциональных возможностей путем определени параметров потоков оши- бок одновременно дл нескольких низкоскоростных цифровых сигналов.

На чертеже приведена структурна электрическа схема предлагаемого устройства.

Устройство дл оценки качества передачи сигналов по линейному траК ту цифровой системы передачи содержит блок 1 выделени ошибок счетчик 2, блок 3 пам ти, блок 4 управлени , формирователь 5 тактовых и myльcoв формирователь 6 адреса, таймер 7 и блок 8 вычислений.

Устройство работает следующим об разом.

Исследуемый сигнал образуетс в результате прохождени высокоскоростного цифрового сигнала, сгруппированного из нескольких низкоскоростных сигналов (1), (2), (3)j .„.$ через линейный тракт, в котором некоторые из его символов О, 1 принимают ошибочные значени , превращающие . исходный идеальньй сигнал в сигнал с ошибками,, параметры которого (коэффициент ошибок и т.д.) подлежат измерению Этот сигнал с ошибками подаетс одновременно на входы блока 1 выделени ошибок и формировател 5 тактовых импульсов, на выходах кото- рых. образуютс импульсы ошибок и тактовые импульсы соответственно.

Измерение количества ошибок в цифровых сигналах (1),(2),(3),... производитс следующим образом. В бло- ке 3 пам ти дл каждого низкоскоростного цифрового сигнала вьщелено требуемое количество чеек пам ти, в которых в течение одного цикла сохран етс измеренное значение суммы ошибок данного сигнала. В каждом такте последовательно выполн ютс следующие операции: перенесение значени суммы ошибок данного цифрового сигнала (с данным номером) в счетчик 2 измерени ошибок (режим считывани из блока 3 пам ти и параллельной записи в счетчик 2)| прибавление единицы к записанному (перенесенному) значению при наличш 1 ошибки в цифровом сигнале; запись полученной суммы в соответствующие чейки блока 3,па- м ти.

.Записанное значение хранитс до следующего цикла, а в следующем такте выполн ютс аналогичные операции дл цифрового сигнала со следующим номером , задаваемым формирователем 6. Накопление информации об ошибках в каждом цифровом сигнале (1),(2), (3),... производитс до конца периода измерени . .Окончание периода измерени определ етс выдачей импульса с таймера 7. При поступлении этого импульса по сигналу блока 4 начинаетс считывание накопленных значений сумм ошибок из блока 3 пам ти в 8. Это производитс в первой половине каждого такта по стробирующему сигналу . Этим же сигналом осуществл етс установка в нулевое состо ние счетчика 2.. Во второй половине каждого такта производитс прибавление к нулевому значению единицы (при наличии ошибки в цифровом сигнале) и запись полученного значени (нулевого или единичного) в соответствующей чейке блока 3 пам ти. Тем самым поочередно осуществл етс подготовка к новому периоду измерени в чейках пам ти дл каждого цифрового сигнала Эта процедура продолжаетс до тех пор пока содержимое всех чеек пам ти не .будет перенесено в блок 8, и все они не будут подготовлены к следующе му периоду измерений. При поступлении очередного тактового импульса устройство продолжает работу в режиме измерени (накоплени ) ошибок.

В блоке 8, функции которого может выполн ть, например, микроЭВМ, в соответствии с заданньм алгоритмом осуществл етс обработвга результатов измерений с целью определени параметров цифровых сигналов и цифровых трактов: коэффициента готовности, длительностей перерывов св зи и т.д. Результаты обработки регистрируютс в форме таблиц, графиков на соответствующих приборах, сопр женных с мик- роЭВЫ.

В предлагаемом устройстве при проведении измерений подразумеваетс , что все каналы (цифровые сигналы) одинаковые, поэтому присваиваемьш им номера (1),(2),(3),„.. условны и в общем случае не соответствуют реальным номерам каналов в исследуемой цифровой системе передачи. Такое упрощение вполне допустимо дл болыпинст- ства случаев применени предлагаемого устройства. Если же требуетс точное соответствие номеров цифровых сигналов (адресов), то необходимо подать на дополнительньй установочный вход формировател 6 импульс цикловой син- хронизации с соответствующего блока цифровой синхронизации конечного оборудовани линейного тракта цифровой системы передачи. При этом счетчик формировател ,6 устанавливаетс в нулевое состо ние, и дальнейший отсчет адресов соответствует реальным номерам цифровых сигналов.

Claims

Формула изобретени

Устройство дл оценки качества передачи сигналов по линейному тракту цифровой системы передачи, содержащее блок вычислений, таймер, последовательно соединенные блок вьщелени ошибок и счетчик и последовательно соединенные формирователь тактовых

«импульсов и блок управлени , причём вход и выход формировател тактовых импульсов .соединены соответственно с первым и вторым входами блока вьщелени ошибок, отличающеес тем, что, с целью расширени функциональных возможностей путем определени параметров потоков ошибок одновременно дл нескольких низкоскоростных цифровых сигналов, введены формирователь адреса и блок пам ти, при этом выход счетчика через блок пам ти подключен к информационным входам блока вычислений и к входам параллельной записи счетчика, а выход формировател тактовых импульсов через формирователь адреса подключен к адресным входам блока пам ти и блока управлени , вход меток времени и первый , второй и третий выходы которого соединены соответственно с выходом таймера, с управл ющим входом счетчика , с управл ющим входом блока пам ти и с входом обнулени счетчика, соединенным с входом стробировани блока вычислений.