SU1432753A1 - Pulse delay device - Google Patents
Pulse delay device Download PDFInfo
- Publication number
- SU1432753A1 SU1432753A1 SU874206674A SU4206674A SU1432753A1 SU 1432753 A1 SU1432753 A1 SU 1432753A1 SU 874206674 A SU874206674 A SU 874206674A SU 4206674 A SU4206674 A SU 4206674A SU 1432753 A1 SU1432753 A1 SU 1432753A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- pulses
- input
- integrator
- trigger
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
Изобретение относитс к контрольно-измерительной технике и может быть использовано дл формировани задержанньк импульсов с необходимо . стыо их фазовой стабилизации в случае периодически повтор кмцихс за- пускакщих импульсов. Цель изобретени - повышение точности слежени за фазой выходных импульсов - достигаетс за счет введени последовательно соединенных триггера 1, блока 4 вьвделени посто нной составл ющей и дифференциального усилител 5. Кроме того, устройство содержит интегратор 2, компаратор 3, источник 6 опорного напр жени , входную шину 7, выходную шину 8. Введение указанных элементов и их св зи позвол ют при изменении в широком диапазоне частоты следовани входных импульсов производить автоматическую корректировку управл ющего напр жени , а, следовательно, и задержку формировани выходных импульсов , обеспечива высокую фазорую стабильность задержанных импульсов. 1 ил. слThe invention relates to instrumentation technology and can be used to form delayed pulses with necessary. their phase stabilization in the case of periodically repeating the starting pulses. The purpose of the invention is to improve the accuracy of tracking the phase of the output pulses - achieved by introducing a series-connected trigger 1, a constant component block 4 and a differential amplifier 5. In addition, the device includes an integrator 2, a comparator 3, a reference voltage source 6, an input bus 7, output bus 8. The introduction of these elements and their connections allow, when changing in a wide range of the frequency of the following input pulses, to make an automatic correction of the control voltage, and hence, the delay in the formation of output pulses, ensuring a high phase stability of the delayed pulses. 1 il. cl
Description
4ib СО Isd -Ч4ib SB Isd - CH
слcl
0000
Изобретение относитс к контрольно-измерительной технике и может быт использоэано дл формировани задержанных импульсов с необходимостью их фазовой стабилизации в случае периодически повтор ющихс запускающихThe invention relates to instrumentation technology and can be used to form delayed pulses with the need for their phase stabilization in the case of periodically triggered trigger points.
импульсов.pulses.
Цель изобретени повышение точности слежени за фазой выходных импульсор.The purpose of the invention is to improve the accuracy of tracking the output pulse phase.
Поставленна цель достигаетс за счет 7/,ополнительного введени последовательно соединенных триггера, блока выделени посто нной составл ющей и дифференциального усилител The goal is achieved by the addition of 7 /, the additional introduction of a series-connected trigger, a selection block for a constant component, and a differential amplifier.
На чертеже приведена обща функциональна схема предлагаемого устройства .The drawing shows the overall functional diagram of the proposed device.
Устройство содержит триггер 1, интегратор 2, компаратор 3, блок 4 выделени посто нной составл ющей, дифференциальный усилитель 5, источник 6 опорного напр жени , входную шину 7, выходную шину 8.The device comprises a trigger 1, an integrator 2, a comparator 3, a block 4 for allocating a constant component, a differential amplifier 5, a source 6 of the reference voltage, an input bus 7, an output bus 8.
Входна шина 7 устройства соеди- .нена с первым входом триггера 1, выход которого соединен с входом интегратора .2 и входом блока 4 выделени посто нной составл ющей, выход которого соединен с первым входом дифференциального усилител 5, второ вход которого подключен ю выходу источника 6 опорного напр жени , а выход соединен с первым входом компаратора 3, второй вход которого подключен к выходу интегратора 2, а выход соединен с вторым входом триггера 1.The input bus 7 of the device is connected to the first input of the trigger 1, the output of which is connected to the input of the integrator .2 and the input of the allocation unit 4 of the constant component, the output of which is connected to the first input of the differential amplifier 5, the second input of which is connected to the output of the source 6 the reference voltage, and the output is connected to the first input of the comparator 3, the second input of which is connected to the output of the integrator 2, and the output is connected to the second input of the trigger 1.
Блок 4 вьщелени посто нной составл ющей служит дл формировани сигнала, пр мо пропорционального длительности входных импульсов и обратн пропорционального периоду их следовани , В качестве блока 4 может быть использован, например, фильтр нижних частот - в простейшем случае это может быть интегрирующа RC-цепочка (возможны другие варианты технической реализации блока 4 выделени посто нной составл ющей).The constant-voltage block 4 serves to generate a signal directly proportional to the duration of the input pulses and inversely proportional to their period. As a block 4, for example, a low-pass filter can be used — in the simplest case, it can be an integrating RC-chain ( other options are possible for the technical implementation of the block 4 of the constant component).
Интегратор 2 служит дл формировани линейно измен ющегос напр жени имеет возможность сброса в нулевое состо ние и может быть выполнен по любой-)Из известных схем.The integrator 2 serves to form a linearly varying voltage and has the possibility of being reset to the zero state and can be carried out according to any of the known schemes.
Источник 6 должен обеспечивать регулируемсге вькодное напр жение и служит дл управлени работой уст0Source 6 must provide adjustable voltage and is used to control the operation of the device.
5five
00
5five
00
ройства, установки определенной фазовой задержки формировани выходных импульсов.setting a certain phase delay for the formation of output pulses.
Все устройство в целом может быть выполнено на основе типовых микросхем.The whole device can be made on the basis of typical microcircuits.
Устройство работает следующим образом.The device works as follows.
В исходном состо нии триггер 1 взведен, блокиру работу интегратора 2.In the initial state, trigger 1 is cocked, blocking the operation of integrator 2.
При поступлении по входной шине 7 устройства запускающего импульса по его переднему фронту триггер 1 сбрасываетс , разреша работу интегратора 2, на выходе которого формируетс , например , линейно возрастающее напр жение. Когда это напр жение достигает уровн напр жени на выходе дифференциального усилител 5, срабатывает компаратор 3, взвод тем самым триггер 1 и сбрасыва интегратор 2. При этом на выходной шине 8 устройства формируетс импульс малой длительности, задержанный относительно переднего фронта входного запускающего импульса .When the trigger pulse arrives on the input bus 7 on its leading edge, the trigger 1 is reset, allowing the operation of the integrator 2, at the output of which a linearly increasing voltage, for example, is generated. When this voltage reaches the voltage level at the output of the differential amplifier 5, the comparator 3 is triggered, thereby triggering 1 and resetting the integrator 2. A short pulse is generated on the output bus 8 of the device, delayed relative to the leading edge of the input trigger pulse.
Длительность временной задержки формировани импульсов на вьгходной шине 8 определ етс выражением:The duration of the time delay of the formation of pulses on the output bus 8 is determined by the expression:
К,-и K, and
УПрUpr
иand
где К - коэффициент, характеризующий скорость изменени напр жени на выходе интегратора 2; - напр жение на выходе уси-лител 5. При этом на выходе блока 4 выделени посто нной составл ющей присутствует нацр жениеwhere K is a coefficient characterizing the rate of change of voltage at the output of integrator 2; - the voltage at the output of the amplifier 5. At the same time at the output of the block 4 of the allocation of the constant component there is a national
упрcontrol
и к,and to
f,f,
1 3 где Ki2, - коэффициент преобразовани 1 3 where Ki2 is the conversion factor
блока 4; f - частота следовани входныхblock 4; f - the frequency of the following input
импульсов.pulses.
Счита , что дифференциальный уси-: литель 5 имеет коэффициент усилени , можно получить, что в данном устройстве фазовый угол формировани задержанных импульсов равенConsidering that the differential amplifiers: 5 has a gain factor, it can be obtained that in this device the phase angle of the formation of delayed pulses is equal to
Л (J4t 21Г( + .), (1) f J U,j L (J4t 21Г (+.), (1) f J U, j
где Ug - напр жение на выходе источника 6 опорного напр жени . ,where Ug is the voltage at the output of source 6 of the reference voltage. ,
Из форму:.ы (1) видно, что при выполнении услови К шах , в предлагаемом устройстве фа I зова задержка формировани выходных From the form: 1.y (1) it can be seen that when the condition of K shah is fulfilled, in the proposed device it is the phase I delayed formation
импульсов не зависит от частоты следовани выходных импульсов и определ етс только напр жением источника 6 опорного напр жени :pulses does not depend on the frequency of the output pulses and is determined only by the voltage of the source 6 of the reference voltage:
..
При изменении в широком диапазоне частоты следовани входных импульсов происходит автоматическа корректиWhen changing in a wide range of the frequency of the input pulses, an automatic correction occurs.
ровка управл ющего напр жени , а еле довательно, и задержки, формировани выходных импульсов, тем самым обеспечиваетс высока фазова стабильность формировани задержанных импульсов ,control voltage, and, of course, delay, the formation of output pulses, thereby ensuring a high phase stability of the formation of delayed pulses,
а1432753a1432753
ФормулаFormula
изобретени the invention
Устройство задержки импульсов, содержащее последовательно соединенные интегратор и компаратор, источник опорного напр жени , отличающеес тем, что, с целью повышени точности, в него введены 10 последовательно соединенные триггер, блок выделени посто нной составл ющей и дифференциальный усилитель, подключенный вторым входом к выходу источника опорного напр жени , а 15 выходом - к второму входу компаратора , выход которого соединён с первым входом триггера, второй вход которого подключен к входной шине устройства, а выход соединен с 20 эходом интегратора.A pulse delay device containing a series-connected integrator and a comparator, a voltage source, characterized in that, in order to improve accuracy, 10 series-connected trigger are introduced into it, a DC selection unit and a differential amplifier connected by a second input to the source output the reference voltage, and 15 output - to the second input of the comparator, the output of which is connected to the first input of the trigger, the second input of which is connected to the input bus of the device, and the output is connected to 20 integrator approach.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874206674A SU1432753A1 (en) | 1987-03-04 | 1987-03-04 | Pulse delay device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874206674A SU1432753A1 (en) | 1987-03-04 | 1987-03-04 | Pulse delay device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1432753A1 true SU1432753A1 (en) | 1988-10-23 |
Family
ID=21289523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874206674A SU1432753A1 (en) | 1987-03-04 | 1987-03-04 | Pulse delay device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1432753A1 (en) |
-
1987
- 1987-03-04 SU SU874206674A patent/SU1432753A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1132173, кл, G 01 М 15/00, 1982. Авторское свидетельство СССР № 1241443, кл, Н 03 К 5/t53, 1984, * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1432753A1 (en) | Pulse delay device | |
GB1182284A (en) | Automatic Control Appraatus. | |
SU522474A1 (en) | AC frequency control device | |
SU591162A3 (en) | Generator of pulses with repetition rate proportional to product of voltage and frequency signals | |
SU1054879A1 (en) | Device for receiver automatic gain control of noise level | |
SU1027816A1 (en) | A.c. voltage digital ampilitude meter | |
SU612402A1 (en) | Arrangement for shaping pulses for automatic frequency tuning | |
SU1001463A1 (en) | Voltage-to-pulse number converter | |
SU525894A1 (en) | Pulse frequency measuring device | |
SU769484A2 (en) | Device for measuring time-related position of a pulse | |
SU556326A1 (en) | Scaler | |
SU1376207A1 (en) | Device for adjusting electric motor speed | |
SU1345220A1 (en) | Device for determining statistical characteristics of random processes | |
SU1372596A1 (en) | Delay device | |
SU498738A1 (en) | Leveling device | |
SU752364A1 (en) | Multiplier-divider | |
SU771781A1 (en) | Frequency multiplier | |
SU966892A1 (en) | Voltage-to-frequency converter | |
SU636771A2 (en) | Frequency multiplier | |
SU1429305A1 (en) | Follow-up pulse delay device | |
SU523415A1 (en) | Scale Voltage Converter | |
SU1045350A1 (en) | Controlled multivibrator | |
SU1398101A1 (en) | Two frequency-to-code converter | |
Jefferies | Bifurcation to chaos in clocked digital systems containing autonomous timing circuits | |
SU864174A1 (en) | Meter of coefficient of harmonics |