SU1422356A1 - Устройство дл управлени двухфазным асинхронным электродвигателем - Google Patents

Abstract

Изобретение относитс  к электротехнике и может быть использовано дл  фазового управлени  двухфазным асинхронным электродвигателем. Целью изобретени   вл етс  уменьшение энергозатрат за счет улучшени  гармонического состава выходного напр же- ни . За счет введени  в устройство, содержащее задающий генератор 1, два усилител  мощности 2,3, коммутатор 17, делитель 5 частоты, счетчик-делитель 6, RS-триггер 9, управл емый f делитель частоты 16, двух дешифраторов 7, 8, четырех RS-триггеров 10, 11, 12, 13, двух управл емых счетчиков дапителей 14, 15 на обмотках возбуждени  и управлени  электродвигател  4 формируетс  напр жение питани , представл ющее собой разномерные импульсы с паузой, равной 1Г/3. При этом в питающем напр жении исключаютс  гармоники , кратные трем, что приводит к увеличению коэффициента использо- вагш  электродвигател  по мощности, уменьшению энергозатрат. 2 ил. (Л

Description

ю to

оо

ел

Од

Фиг.1

Изобретение относитс  к электро- liexHHKe и может быть использовано дл  фазового управлени  двухфазным асин- з ронным электродвигателем.

Цель изобретени  - уменьшение энергозатрат путем улучшени  гармонического состава выходного напр жени . . На фиг. 1 показана структурна  фхема устройства; на фиг. 2 - вре- 1| енные диаграммы, по сн ющие его ра- оту.

I Устройство дл  управлени  двухфаз- toiM асинхронным электродвигателем содержит задающий генератор 1, первый И второй усилители 2 и 3 мощности, выходы которых предназначены дл  подключени  соответственно к обмоткам возбуждени  и управлени  двухфазного асинхронного электродвигател  4, Дб- литель 5 частоты, счетчик-делитель |6, первый и второй дешифраторы 7 и 8, ПЯТЬ RS-триггеров 9-13, первьш и вто- управл емые счетчики-делители 14 и 15, управл емый делитель 16 частоты и коммутатор 17. Выход задающего генератора 1 соединен с входами делител  5 частоты и управл емого делител  16 частоты, выход которого соединен с S-входами первого и второго RS-триггеров 9 и 10. Пр мой и инверсный выходы второго RS-триггера 10 соединены с управл ющими входа м соответственно первого управл емого счетчика-делител  14 и управл емого делител  16 частоты, R-вход второго RS- триггера 10 соединен с S-входом третьего RS-триггера 11 и с первым выходом первого дешифратора 7, входы которого подключены к выходам счетчи- ка-делител  6, вход которого объединен со счетными входами обоих управл емых счетчиков-делителей 14 и 15 и подключен к выходу делител  5 частоты . Выходы первого управл емого счетчика-делител  14 соединены.с входами второго дешифратора 8, первый и второй выходы которого соединены соответственно с R-входом первого RS-триггера 9 и с S-входом п того RS-триггера 13, выход которого соединен с вторым входом коммутатора 17 и с управл ющим входом второго управл емого счетчика-делител  15, выход которого соединен с R-входом п того RS-триггера 13. Выход первого RS-тригтера 9 соединен с первым входом коммутатора 17, выходы которого соединены с входами второго усилител  3 мощности.

Q

j 0 Q д j

5

Первый вход первого усилител  2 мощности соединен с выходом третьего RS-триггера 11, R-вход которого подключен к второму выходу первого дешифратора 7, третий и четвертый выходы которого соединены соответственно с S-входом и R-входом четвертого RS- триггера 12, выход которого соединен с вторым входом первого усилител  2 мощности,

Устро йство работает следующим образом .

В исходном состо нии первый, второй , четвертый и п тый RS-триггеры 9, 10, 12 и 13, а также счетчик-делитель 6 наход тс  в нулевом состо нии, при этом на управл нзщем входе управл емого делител  16 частоты присутствует сигнал логической 1, разрешающий его работу. Третий RS-триггер 11 находитс  в состо нии 1. Задающий генератор 1 вырабатьшает импульсы, частота которых равна (фиг. 2,а)

З.г

где К - коэффициент пропорциональ- ности

fдв - рабоча  частота асинхронного двигател  4.

Значени  К выбираютс  из дискретности регулировани  сдвига фазы на- , пр жени  в обмотке управлени  относительно напр жени  в обмотке возбуждени .

Импульсы частоты f з,г поступают . на вход управл емого делител  16 частоты и на вход делител  5 частоты, коэффи1щент делени  которого выбираетс  из следующего соотношени :

f 1.г f 3.-L

А.ч

12-f

ЛБ

где f,u частота следовани  импульсов на выходе делител  5 частоты.

На .выходе депитеп  5 частоты получаетс  последовательность импульсов частоты 12 (фиг. 2,б), котора  поступает на вход счетчика-делител  6 и на счетные входы первого и второго управл емых счетчиков-делителей 14 и 15. Счетчик-делитель 6 посто нно работает в режиме циклического счета, а его состо ние опрашиваетс  первым дешифратором 7. При этом на его выходах последоватйльио по вл етс  сигнал логического О (фиг. 2 в-е). Первый и второй выходы первого дешифратора 7 соединены с входами третьего RS-триггера 11, а третий и четвертый выходы - соответственно с входами четвертого RS-триггера 12, С приходом сигнала югическо- го О с соответствующего выхода первого дешифратора 7 на S-вход любого из RS-триггеров 12, 11 они устанавливаютс  в состо ние 1 (фиг. 2 ж, з). В противоположное состо ние третий и четвертый RS-TpHrrepbi 11 и 12 устанавливаютс  подачей импульсов на их R-входы. Сигналы логической 1 (фиг. 2 ж,з) с пр мых выходов третьего и четвертого RS-триггеров 11 и 12 соответственно поступают на первый и второй входы первого усилител  2 мощности. Первый усилитель 2 мощности осуществл ет формирование разнопол рных импульсов, усиленных по мощности, дл  питани  обмотки возбуждени  (фиг. 2 п) двухфазного асинхронного электродвигател  4.

Регулирование скорости и момента электродвигател  4 при фазовом метод управлени  осуществл етс  изменением фазового сдвига последовательности разнопол рных импульсов, запитываю- щих обмотку управлени  относительно аналогичной последовательности в обмотке возбуждени . Дл  этого на задающие входы управл емого делител  16 частоты поступает сигнал 19 управлени , число разр дов которого равно числу разр дов управл емого делител  16 частоты и определ етс  требуемой дискретностью изменени  сдвига фазы напр жени  управлени  относительно напр жени  возбуждени . Так как максимальна  величина сдвига фаз достигает (при максимальной скорости асинхронного электродвигател ) 90°, 45 второму управл емому счетчику- емкость управл емого делител  16 час- делителю 15, коэффициент делени  кото- тоты должна быть равна числу импуль-рого равен 4. Импульс переполнени 

(фиг. 2 о), возникающий на выходе управл емого счетчика-делител  15,

сов частоты f.j г укладываемых в одной четверти периода напр жени  пи- таницей сети. Переполнение управл емо- 50 после прихода четвертого по счету . го делител  16 частоты наступает (ввходного импульса, воздейству  по Rзависимости от значени  сигнала 19входу п того RS-триггера 13, возврауправлени ) с приходом на его счетный вход любого импульса, поступившего за врем  первой четверти периода на- 55 пр мого выхода п того RS-тригщает его .в исходное нулевое состо ние (фиг. 2 н). Сигнал логического

пр жени  возбуждени . Этот импульс и определ ет величину фазового сдвига напр жени  управлени  относительно напр жени  возбуждени .

Рассмотрим случай, когда переполнение уцравл емого делител  16 частоты происходит последним импульсом, пришедшим в момент окончани  первой четверти напр жени  в обмотке возбуждени , т.е. фазовый сдвиг составл ет 90 .

Импульс переполнени  (фиг. 2 и)

с выхода управл емого делител  16,

частоты, воздейству  по S-входам второго и первого RS-триггеров 10 и 9 устанавливает их в состо ение 1. Второй RS-триггер 10 сигнапом логи5 ческой 1 с пр мого выхода разрешает работу первого управл емого счетчика-делител  14 и сигналом логического О с инверсного выхода запрещает- работу управл емого делител  16

0 частоты.

Управл емый счетчик-делитель 14 имеет посто нный- коэффициент делени  (равный 7) дл  последовательности входных и пульсов (д.1(), а его сос5 то ние опрашиваетс  вторым дешифратором

8. С приходом четвертого по счету . импульса на вход управл емого счетчика-делител  14 на первом выходе второго дешифратора 8 по вл етс  сигнал

0 логического О (фиг. 2 к), который возвращает по R-входу первый RS-триггер 9 в состо ние О (фиг, 2 м). Приход щий на вход управл емого счетчика- делител  -14 шестой импульс вызывает

g по вление сигнала логического О (фиг. 2 л) на втором выходе второго дешифратора 8,-который устанавливает в состо ние 1 п тый RS-триггер 13 (фиг. 2 н). Очередной входной импульс

0 возвращает управл емый счетчик-делитель 14 в исходное состо ние. С установкой п того RS-триггера 13 в состо ние 1, сигнал логической 1 с его пр мого выхода разрешает ра (фиг. 2 о), возникающий на выходе управл емого счетчика-делител  15,

после прихода четвертого по счету . входного импульса, воздейству  по R

пр мого выхода п того RS-тригщает его .в исходное нулевое состо ние (фиг. 2 н). Сигнал логического

гера 13 вновь запрещает работу второго управл емого счетчика-делител  15. Таким образом, цикл формировани  управл ющих импульсов на выходах первого и п того RS-триггеров 9 и 13 заканчиваетс . Напученные сигналы единичного уровн  с пр мых выходов первого и п того RS-триггеров 9 и 13 управл ют через коммутатор 17 режи- М0М переключени  второго усилитетт  3|мощности. Сформированные разнопо- лирные импульсы требуемой мощности сiвыхода второго усилител  3 мощнос- т (фиг, 2 р) непосредственно эапиты обмотку управлени  двухфазного асинхронного электродвигател  4.

Очередной цикл формировани  фаз- ньк напр жений начинаетс  после то- г6, как счетчик-делитель 6 возвращаетс  в состо ние О и сигнал логического О с первого выхода первого дешифратора 7 (фиг. 2 в) устанавливает третий и второй RS-триггеры 111 и 10 в исходные состо ни  соответ с|гвенно 1 и О.

: Если изменить значени  кода сигнула 19 управлени , то переполнение управл емого делител  16 частоты наступает раньше (т.е. фазовый сдвиг мёньгае), а работа устройства в дальнейшем сводитс  к повторению рассмотренного случа .

Дл  обеспечени  реверсировани  электродвигател  4 необходимо с помощью коммутатора 17 под действием сигнала 18 управлени  изменить очередность следовани  управл ющих импульсов (фиг. 2 м, и) на входы второго усилител  3 мощности при этом фаза напр жени  в обмотке управлени  скачком измен етс  на 180° по отношению к напр жению возбуждени .

Таким образом, в предлагаемом устройстве.дл  питани  электродвигател  используетс  неполное пр моуголное напр жение, имеющее паузу между импульсами, равную Г/З, которое не «одержит гармоник, кратных трем.

Питание электродвигател  напр же- 1шем данной формы приводит к увеличению коэффициента использовани  электродвигател  по мощности и уменьшению энергозатрат.

Claims (1)

1. Формула изобретени Устройство дл  управлени  двухфазным асинхронным электродвигателем,со- выход которого соединен с вторьм вхо- держащее задакщий генератор, счетчик- дом коммутатора и с управл ющим вхо- делитель, первый и второй усилители . дом второго упраап емого счетчика- мощности, выходы которьтх предназначены дл  подключени  соответственно к

   делител  дешифратора, выход которого подключен к S-нходу п того RS-триггер

   обмоткам возбуждени  и управлени  двухфазного асинхронного электродвигател , де-питель частоты, вход кото- рого соединен с выходом задающего ге- .нератора, управл емьпЧ делитель частоты , задаюп ле входы которого предназначены дл  подачи управл ющего сигнала, первьй RS-триггер, S-вход

   которого соединен с выходом управл емого делител  частоты, а выход подключен к первому входу коммутатора, выходы которого соединены с входами второго усилител  мощности, а управл ющий вход предназначен дл  подачи сигнала управлени , отличаю- щ е е с   тем, что, с целью уменьшени  энергозатрат путем улучшени  гармонического состава выходного напр жени , введены второй, третий, . четвертый и п тый RS-триггеры, два дешифратора, два-управл емых счетчика- делител , выход задающего генератора соединен с входом управл емого делител  частоты, управл ющий вход которого соединен с инверсным выходом второго RS-триггера, S-вход которого соединен с выходом управл емого делител  частоты, R-вход второго RS-триггера соединен с S-входом третьего RS-триггера и первым выходом первого дешифратора, входы которого соединены с выходами счетчика-делител , счетный вход которого объединен со

   счетными входами первого и второго

   управл емых счетчиков-делителей и подключен к выходу делител  частоты, пр мой выход второго RS-триггера соединен с управл ющим входом первого

   управл емого счетчика-делител , выходы которого подключены к входам второго дешифратора, первый выход которого подключен к R-входу первого RS-триггера, второй выход первого

   дешифратора соединен с R--BXOAOM третьего RS-триггера, выход которого подключен к первому входу первого уси- литеп  мощности,- второй вход которого соединен с выходом четвертого RSтриггера , S- и R-входы которого соединены соответственно с третый мн и четвертыми выходами первого дешифратора, второй выход второго дешифратора соединен с S-входом п того RS-триггера,

   выход которого соединен с вторьм вхо- дом коммутатора и с управл ющим вхо- дом второго упраап емого счетчика-

   делител  дешифратора, выход которого подключен к S-нходу п того RS-триггера.