SU1411978A1 - D-a converter - Google Patents

D-a converter Download PDF

Info

Publication number
SU1411978A1
SU1411978A1 SU874189033A SU4189033A SU1411978A1 SU 1411978 A1 SU1411978 A1 SU 1411978A1 SU 874189033 A SU874189033 A SU 874189033A SU 4189033 A SU4189033 A SU 4189033A SU 1411978 A1 SU1411978 A1 SU 1411978A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
analog
output
digital
converter
Prior art date
Application number
SU874189033A
Other languages
Russian (ru)
Inventor
Алексей Петрович Стахов
Николай Андреевич Квитка
Владимир Андреевич Лужецкий
Алим Иванович Короновский
Юрий Андреевич Петросюк
Original Assignee
Винницкий политехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Винницкий политехнический институт filed Critical Винницкий политехнический институт
Priority to SU874189033A priority Critical patent/SU1411978A1/en
Application granted granted Critical
Publication of SU1411978A1 publication Critical patent/SU1411978A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относитс  к цифровой измерительной и вычислительной технике. Цепь расширение функцно нальных возможностей за счет обеспечени  дополнительной функции преобразовани  кодов с иррациональным основанием ЧТ. Устройство содержит аналоговый сумматор I, первый п- разр дный двоичный цифроаналоговый преобразователь 2 (ЦАП), источник 3 опорного напр жени , первый ре- гнстр 4, триггер 5, аналоговый ключ 6, масштабирующий усилитель 7 с коэффициентом усилени  47 второй п- разр дный двоичный ЦАП 8, второй регистр 9, первую и вторую пины 10, 11 входного кода, первую и вторую шины 12,13 режима работы, выходную шину 14. Расширение функциональных возможностей обеспечиваетс  наличием двух режимов работы: преобразовани  2п-разр дного кода с иррациональным основанием ifT и преобразовани  п- разр дного двоичного кода. 1 ил. (О сThis invention relates to digital measurement and computing technology. The chain extends the functional capabilities by providing an additional function of transforming codes with an irrational base. The device contains an analog adder I, a first n-bit binary digital-to-analog converter 2 (D / A converter), a source 3 of the reference voltage, a first switch 4, a trigger 5, an analog switch 6, a scaling amplifier 7 with a gain 47 of the second n-bit binary D / A converter 8, second register 9, first and second pins 10, 11 of the input code, first and second buses 12.13 operating modes, output bus 14. Enhanced functionality is provided by the presence of two operating modes: a 2n-bit conversion code with an irrational basis and converting it ifT n- discharge binary code. 1 il. (Oh c

Description

LL

ПP

со with

0000

ЬB

tT .tT.

12 1312 13

Изобретение относитс  к области цифровой измерительной и вычислительной техники и может быть использован дл  преобразовани  цифровых величин в аналоговые, а также при разработке интерпол торов генераторов, векторов- и устройств генерировани  функций Хаара.The invention relates to the field of digital measuring and computing technology and can be used to convert digital values to analog ones, as well as in the development of interpolators of generators, vectors and devices generating the Haar functions.

Цель изобретени  - расширение функциональных возможностей за счет обеспечени  дополнительной функции преобразовани  кодов с иррациональным основанием Ч The purpose of the invention is to expand the functionality by providing an additional function of converting codes with an irrational basis.

На чертеже приведена функциональна  схема устройства дл  цифроанало гово,го преобразовани .The drawing shows the functional diagram of the device for digital-to-digital conversion.

Устройство содержит аналоговый сумматор 1, первый п-разр дный двоичный цифроаналоговый преобразователь 2, источник 3 опорного напр жени , первый регистр 4, триггер 5, аналоговый ключ 6, масштабирующий усилитель 7 с коэффициентом усилени  2 , вто. рой п-разр дный двоичный цифроанало говый преобразователь 8, второй регистр 9, первую шину 10 входного да, вторую шину 11 входного кода, , первую и вторую шины 12 и 13 режима работы, выходную шину 14,The device contains an analog adder 1, the first n-bit binary digital-to-analog converter 2, the source 3 of the reference voltage, the first register 4, the trigger 5, the analog switch 6, the scaling amplifier 7 with gain 2, WTO. swarm n-bit binary digital to analog converter 8, second register 9, first bus 10 input yes, second bus 11 input code,, first and second tires 12 and 13 modes of operation, output bus 14,

Устройство работает в режиме пре образовани  2п-разр дного кода с основанием ЧТ и в режиме преобра зовани  двоичного кода в аналоговую величину. .The device operates in the conversion mode of the 2p-bit code with the base of the PT and in the mode of conversion of the binary code to an analog value. .

Устройство дл  цифроаналогового преобразовани  в режиме преобразовани  2п-разр дного кода с основанием работает следующим образом. Чет ные и нечетные разр ды входной кодо- вой комбинации кода с основанием , присутствующие в щинах 10 и 11 входного кода, записываютс  соответствен- но в первый и второй регистры 4 и 9. После установки триггера 5 в единич- ное состо ние управл ющим сигналом первой шины 12 режима работы напр жение Ug источника 3 опорного напр - жени  через аналоговый ключ 6 посту пает на вход масштабирующего усили- тел  7, Вследствие того, что коэффициент передачи усилител  7 равен -fT , то на аналоговом входе второго п- разр дного двоичного.цифроаналогового преобразовател  8 присутствует на- пр жение ЧТ U. В этот же момент к аналоговому входу первого п-разр д- кого двоичного преобразовател  2 непосредственно приложено напр жениеThe device for digital-to-analog conversion in the 2p-bit code conversion mode with the base operates as follows. The even and odd bits of the input code combination of the code with the base, present in the steps 10 and 11 of the input code, are written to the first and second registers 4 and 9, respectively. After the trigger 5 is set to one, the control signal the first bus 12 mode of operation, the voltage Ug of the source 3 of the reference voltage through the analog switch 6 supplies the input of the scaling amplifier 7, due to the fact that the transmission coefficient of amplifier 7 is equal to -fT, then on the analog input of the second n-bit binary .digital analog conversion the gate 8 has a voltage THU U. At the same time, a voltage is directly applied to the analog input of the first n-bit binary converter 2

Uo источника 3 опорного напр жени , В соответствии с текущими значени ми кодовых комбршаций первого и второго регистров 4 и 9 первый и второй п- разр дные двоичные цифроаналоговые преобразователи создают на своихUo source 3 reference voltage, in accordance with the current values of the code combinations of the first and second registers 4 and 9, the first and second n-bit binary digital-to-analog converters create on their

напр жени  Ug i-1voltage Ug i-1

nri 1-1nri 1-1

ZT a.2- ZT a.2-

f пропорциональные входной цифровой информации. Данные аналоговые величины суммируютс  аналоговым с /мматором 1 и, таким образом, на выходной шиие 14 устройства по вл етс  результирующее напр жение, пропорциональное входному кoдyJ с иррациональным основанием 1Г.f proportional to the input digital information. These analog values are summed up by the analogue c / mmator 1 and, thus, the output voltage of device 14, a resultant voltage appears, which is proportional to the input code with the irrational base 1G.

в режиме преобразовани  двоичного кода в аналоговую величину триггер 5 управл ющим сигналом второй шины 13 режима работы устанавливаетс  в иуле вое состо ние, закрьта  аналоговый ключ 6 и прекраща  поступление напр г жени  и на вход масштабирующего усилител  7, а следовательно, на вход второго двоичного цифроаналогового преобразова тел  8,Поэтому в работе в данном режиме принимают участие только источник 3 опорного напр жени , первый п-разр д ный двоичный цифроаналоговый преобразователь 2, первый регистр 4 и акало говый сумматор 1, Процесс преобразовани  двоичной цифровой информации в аналоговую аналогичен ранее расг смотренному в режиме преобразовани  кода с основанием f ,In the binary-to-analog conversion mode, the trigger 5 with the control signal of the second operating mode bus 13 is set to the idle state, the analog switch 6 is closed and the voltage supply is stopped at the input of the scaling amplifier 7 and, therefore, at the input of the second binary digital-analogue Thus, only the source 3 of the reference voltage, the first n-bit binary digital-to-analog converter 2, the first register 4 and the alternator 1, Process the conversion of binary digital information into analog is analogous to that previously discussed in code conversion mode with a base f,

Claims (1)

Формула изобретенийFormula of inventions Устройство дл  цифроаналогового .преобразовани , содержащее первый регистр, вход которого  вл етс  первой шиной входного кода, выход подключен к цифровому входу первого п-разр дного двоичного цифроаналогового преобразовател , аналоговый вход которого подключен к выходу источника опорного напр жени , о т г- личающеес  тем, что, с . целью расширени  функциональных возможностей за счет обеспечени  дополнительной функции преобразовани  ког дов с иррациональньм основанием ЧТ , введены аналоговый ключ, масштабирующий усилитель с коэффициентом усилени  2 , второй п-разр дный двоичный.A device for digital-to-analog conversion containing the first register, the input of which is the first bus of the input code, the output is connected to the digital input of the first n-bit binary digital-to-analog converter, the analog input of which is connected to the output of the reference voltage source of which that, with. In order to extend the functionality by providing an additional conversion function with an irrational base of THU, an analog switch, a scaling amplifier with a gain of 2, a second n-bit binary were introduced. 3 141197843 14119784 цифроаналоговый преобразователь,которого подключен к аналоговомуdigital-to-analog converter, which is connected to analog аналоговый сумматор, второй регистрвходу второго п-разр дного двоичногоanalog adder, second register of the second n-bit binary триггер, вход установки в единичноецифроаналогового преобразовател ,trigger, setup input to a single digital analog converter, состо ние которого  вл етс  первой цифровой вход которого подключен кthe state of which is the first digital input of which is connected to шиной режима работы, вход установкивыходу второго регистра, выход подв нулевое состо ние  вл етс  второйключен к первому входу аналоговогоbus mode operation, the input setting the output of the second register, the output of the ground zero state is the second connected to the first analog input пшной режима работы, выход подклю-сумматора, выход которого  вл етс pshnoy mode of operation, the output of the sub-switch, the output of which is чей к управл ющему входу аналогового,выходной шиной, второй вход подклюwhose input to the analog control input, output bus, the second input is connected ключа, информационный вход которого Q чен к выходу первого п-разр дногоkey, the information input of which Q chen to the output of the first n-bit подключен к выходу источника опорно-двоичного цифроаналогового преобраго напр жени , выход подключен кзовател , при этом вход второго региconnected to the output of the reference digital-to-analog voltage converter, the output is connected to the user, while the input of the second reg входу масштабирующего усилител  сстра  вл етс  второй огиной входногоthe input of the scaling amplifier is the second fire of the input коэффициентом усилени /ТТ , выход кода.gain / TT, code output.
SU874189033A 1987-01-30 1987-01-30 D-a converter SU1411978A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874189033A SU1411978A1 (en) 1987-01-30 1987-01-30 D-a converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874189033A SU1411978A1 (en) 1987-01-30 1987-01-30 D-a converter

Publications (1)

Publication Number Publication Date
SU1411978A1 true SU1411978A1 (en) 1988-07-23

Family

ID=21283496

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874189033A SU1411978A1 (en) 1987-01-30 1987-01-30 D-a converter

Country Status (1)

Country Link
SU (1) SU1411978A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Шило В.П. Линейные интегральные схемы в радиоэлектронной аппаратуре.- М.: Советское радио, 1974, с.243, Алексеенко А.Г. и др. Прдаенение прецизионньк аналоговых микросхем.- М.: Радио и св зь, 1985, с.57, рис.Зба. *

Similar Documents

Publication Publication Date Title
SU1411978A1 (en) D-a converter
SU1249703A1 (en) Device for analog-to-digital conversion
SU1494201A1 (en) Frequency multiplier
JPS5918520Y2 (en) function generator
SU1029410A1 (en) Device for converting voltage to resiual class system code
SU619929A1 (en) Functional converter
SU750723A1 (en) Digital-analogue converter
SU729840A1 (en) Logarithmic analogue-digital converter
SU1283806A1 (en) Function generator
SU809541A1 (en) Digital-analogue converter
SU661779A1 (en) D-a converter
SU905998A1 (en) Analogue-digital converter
SU1520657A1 (en) Analog-digital converter
SU1225006A2 (en) Device for converting pulse-code modulation to duration modulation
SU594582A1 (en) Analogue-digital function converter
SU639139A1 (en) Digital-analogue converter
SU530452A2 (en) Three-phase network active power converter to digital code
SU417731A1 (en)
RU2093956C1 (en) Analog-to-digital converter with code negative feedback circuit
SU1008901A1 (en) Analogue-digital converter
SU632080A1 (en) Analogue-digital function generator
SU920763A1 (en) Antilogarithmic function generator
SU1056448A1 (en) Position element for code/stage-structured-voltage converter
SU1410066A1 (en) Digital-to-phase function converter
SU741285A1 (en) Device for piece-linear approximation of time-related functions