SU1396261A1 - Формирователь импульсов - Google Patents

Abstract

Изобретение может ис пользовать- с  дл  формировани  импульсных сигна-п.. лов с регулируе &1ми скважностью и фазовым сдвигом и обеспечивает упрощение формировател  импульсов (ФИ), ФИ содержит усилитель-ограничитель 1, два канала обработки сигнала, сос- то пщх КЗ интегратора 5(6), компаратора 7(8) и дифференцирующей цепи 13(14), блоки сброса (БС) 3,4, компаратор 9, источник 10 посто нного опорного напр жени , источники И, 12 управл ющего напр жени  и RSтриггер 15, Интеграторы 5,6 интегрируют напр жение источника 10 и формируют пилообразное напр жение. При совпадении напр жени  интегратора 5 с напр жением источника 12 по импульсу компаратора 9 БС 4 осуществл ет сброс интегратора 6, Интегратор 5 сбрасываетс  сигналом БС 3, который формируетс  по переднему фронту им-- пульса усилител -ограничител  1, При совпадении напр жений интеграторов 5, 6 с напр жением источника 11 соотв. компараторы формируют импульсы, по одному из которых RS-триггер 15 устанавливаетс  в 1, а по другому - в О, Фазовый сдвиг выходных импульсов ФИ, формируемых К8 триггером 15, регулируетс  изменением напр жени  источника 11, Их скважность регулируетс  независимо от изменени  напр жени  источника 12, 3 ил. (Л с U :о г Э5 1 О5

Description

Изобретение относитс  к радиотехнике и может быть использовано формировани  импульсных сигналов с регулируе1Ф1ми скважностью и фазоним г сдвигом,

Целью изобретени   вл етс  упрощение формировател  импульсов.

На фиг. 1 изображена функционгипь- на  электрическа  схема формировате- Ю л  импульсов; на фиг. 2 и 3 - временные диаграммы, по сн клцие его работу . ,

Формирователь импульсов содержит усилитель-ограничитель 1, инвертор tS 2, блоки 3 и 4 сброса, интеграторы

5и 6, компараторы 7-9, источник 10 посто нного опорного напр жени , первый И и второй 12 источники управл ющего напр жени , дифференцирую-20 щие цепи 13 и 14 и RS-триггер 15.

Формирователь импульсов работает следующим образом,

Импульсы напр жени  пр моугольной формы, поступающие на вход управл е- 25 мого фазовращател , преобразуютс  - усилителем-органичителем в импуль- сы такой же формы с фиксированным значением амплитуды импульса (фиг. 2 а,б; 3 а,б). Из переднего фронта 30 импульсного сигнала блоком 3 сброса формируетс  сигнал сброса интегратора 5, напр жение на выходе которого имеет пилообразную форму (фиг. 2в, Зв). Сигнал с выхода интегратора 5 35 подаетс  на входы компараторов 7 и 9. На выходе компаратора 9 в момент совпадени  пилообразного- напр жени  с.напр жением второго источника 12 управл ющего напр жени , формируют- 40 с  импульсы, которые подаютс  на вход инвертора 2, а далее на второй блок 4 сброса, который формирует сигнал сброса второго интегратора 6, При этом на выходе интеграторов 5 и 45

6формируютс  пилообразные напр жени , так как в моменты между поступлением сигналов сброса интеграторы

5 и 6 осуществл ют интегрирование напр жени  источника 10 опорногозо

напр жени  (фиг. 2г, Зг). Пилообразные напр жени  с н 1ходов интеграторов 5 и 6 сравниваютс  на компараторах 7 и 8 соответственно с напр жением источника 11 управл ющего на-

пр жени . В моменты совпадени  пилообразных напр жений с напр жением источника 11 управл ющего напр жени  на выходе компараторов 7 и 8 формируютс  импульсы, по переднему фронту которых дифференцирующие цепи 13 и 14 формируют импульсы установки RS-триггера 15 (фиг. 2д,е; Зд,е), при этом RS-триггер 15 одним импульсом устанавливаетс  в 1, а второй сбрасываетс  в О (фиг. 2ж,3ж), и на выходе RS-триггера 15 формируютс  импульсы.

Формирователь импульсов формирует импульсы, фазовый сдвиг которых регулируетс  изменением напр жени  источника 11 управл ющего напр жени  при независимой регулировке скважности выходных импульсов изменением источника 12 управл ющего напр жени .

Claims (1)

1. Формула изобретени 

   Формирователь импульсов, содержащий усилитель-ограничитель, вход которого  вл етс  входом формировател  импульсов, а выход подключен к входу .первого блока сброса, и два канала обработки сигнала, каждый из которых выполнен в виде последовательно соединенных интегратора, компаратора и дафференцирующей цепи, вторы е входы компараторов подключены к источнику управл кнцего напр жени , входы интеграторов - к источнику посто нного опорного напр жени , второй блок сброса, причем выходы первого и второго блоков сброса соединены с управл ющими входами интеграторов первого и второго каналов обработки сигнала соответственно, выходы дифференцирующих цепей первого и вторйго каналов обработки сигнала подключены соответственно к R- и 5-входам RS-триггера, третий компаратор, первый вход которого подключен к второму источнику управл ющего напр жени , инвертор, отличающийс  т ем, что, с целью упрощени  устройства, второй вход компаратора подключен к выходу интегратора первого канала обработки сигнала, инвертор включен между выходом третьего компаратора и входом второго блока сброса.

   ж

   фи2.2

   ж

   t

   фигд