SU1394222A1 - Устройство дл обучени основам вычислительной техники - Google Patents

Abstract

Изобретение относитс  к учебно- лабораторному оборудованию и может быть использовано в учебном процессе, а также в конструкторских бюро дл  моделировани  и отладки дискретных устройств, построенных на интегральных микросхемах Цель изобретени  - расширение дидактических возможное- тей устройства, Устройство содержит пульт 1 оператора, блок 2 индикации, i

Description

(Л

1чЭ

to to

П7

I ff J

коммутатор 3 входных снгнапов, наборное поле 4, модули 5 логических Элементов , модули 6 триггеров Каждый модуль 6 состоит из коммутатора 17, элемента 18 пам ти, коммутатора 19, светодиода 20, подсоединенного к пр - выходу элемента 18, блока 21 прогнозировани  (последующего состо ни ) , подсоединенного к соответству1

Изобретение относитс  к учебно- лабораторному оборудованию и может быть использовано в учебном процессе а также в конструкторских бюро дл  моделировани  и отладки дискретных устройств, построенных на интегральных микросхемахо

Целью изобретени   вл етс  расширение дидактических возможйостей уст ройства путем прогнозировани  последующего состо ни  триггеров в моделируемых схемахо

На фиГо представлена структура устройства; на фиГо2 -.функциональ- на  схем,а блока прогнозировани  о

Устройство дл  обучени  основам вычислительной техники содержит (фиГо) пульт 1 оператора, блок 2 индикации, коммутатор 3, наборное поле 4, модули 5 логических элементо и модули 6 триггеров Пульт 1 оператора содержит генератор 7 одиночных импульсов i генератор 8 непрерьшной последовательности, переключатель 9 рода работ, генератор 10 нул , управ л кнцую клавиатуру 11 и блок 12 триггеров

Модуль 5 содержит коммутатор 13, логический элемент 14, блок 15 инди- кации, коммутатор 16о Модуль 6 содержит коммутатор 17, элемент 18 пам ти , KOMMyTafop 19, светодиод 20, блок 21 прогнозировани , светоднод 22в Каждый блок 21 (фиг„2) содержит инвертор 23, элементы И 24 и 25, элемент ИЛИ 26,

Генератор 7 представл ет собой кнопку без фиксации, подключенную входным контактом к шине -, а выющим входам и выходам элемента 18 и к входу светодиода 22„ Сущность изобретени  основана на осуществлении прогнозировани  последующего состо ни  триггера, что сокращает количество экспериментов дл  построени  математической модели синтезированного автомата,, 2 ил

ходными контактами - к входам триггера 6

Генератор 8 представл ет собой генератор пр моугольных импульсов амплитудой , равной напр жению логической I11«

1 . о

Генератор 10 представл ет собой ограничительный резистор, подсоединенный одним концом к шине -, а другим - к выходу пульта 1 оператора.

Управл юща  клавиатура 11 представл ет собой регистр кнопок с фиксацией , необходимых дл  задани  входного сигнапа.

Блок 12 содержит триггеры по числу разр дов управл ющей клавиатуры и предназначен дл  устранени  дребезга контактов клавиатурыо

Модули 5 и 6 конструктивно выполнены в виде пластикового корпуса, снабженного кроме контактов входного и выходного полей клеммами подачи питани , с помощью которых и производитс  установка их на наборное поле, имеющее специальные гнезда. На верхней крышке модулей 5 и б изображено условно-графическое обозначение микросхемы ,

Светодиоды 20 и 22 объединены в блок 27 индикации.

Соединени  -осуществл ютс  соединительными проводами (не показаны)

Устройство работает следующим образом.

Обучаемый, решив задачу логического синтеза функциональной схемы по заданным услови м работы, набирает ее на наборном поле 4 из модулей 5 и 6 с помощью соединительных проводов (не показаны), соедин ющих коммутаторы 3, 13, 17, 16 и 19 в соответствии с полученной функциональной схемой. Дл  построени  математической модели синтезированного автомата обучаемый при помощи генератора 10 устанавливает элементы 18 по входам в состо ние, соответствующее коду первой строки таблицы переходов выходов о Это состо ние в двоич- ном коде отображаетс  на светодиодах 20

Затем обучаемый подает входные сигналы при помощи управл ющей клавиатуры 11, при этом блок 12 устран ет дребезг контактов клавиатуры и воздействует через блок 2, который отображает двоичньй код входного сигнала, на внешние входы автомата, подключенные к коммутатору 3 При этом блоки 21 воспринимают входные и выходные сигналы элементов 18. Инвертор 23 (фиГо2) инвертирует сигнал с входа элемента 18, элемент 25 производит операцию логического умножени  над сигналами, поступающими с выхода инвертора 23 и выхода элемента 18„ Элемент 24 производит операцию логического умножени  над сигналами элемента

18о Элемент 26 производит операциюзО пам ти, пр мые выходы которых сое- логического сложени  сигналов, посту- динены с первыми входами блоков ин- пающих с выходов элементов 24 и 25, дикации первой группы и с первыми

Таким образом, блок 21 реализует входами коммутаторов второй группы, функцию, соответствующую таблице а инверсные выходы подключены к втотинности состо ний элемента IB, Полу- 5 РЫм входам коммутаторов второй группы, ченна  функци  принимает значение логического нул ,в том-, случае, если элемент 18 в последующем тамте установитс  в нулевое состо ние,-при

выходы которых  вл ютс  соответству- ющими выходами второй группы устройства , третью группу коммутаторов, входы которых  вл ютс  соответствую- этом светодиод 22 не горит, и значе- |40 щими входами второй группы устройст- ние логической единицы - в противном ва, а выходы соединены с соответствую- случае, при этом светодиод 22 горит щими входами логических элементов. Поэтому, считыва  индикацию по све-: выходы которых подключены к входам тодиодам 22, обучаемый получает двоич- соответствующих блоков индикации вто- ную информацию, отмечаемую в каждой д рой группы и коммутаторов четвертой клетке таблицы переходов выходов без группы, выходы которых  вл ютс  соот- дополнительных операций, только пу- ветствующими выходами третьей группы тем изменени  комбинации входных сиг- устройства, отличающеес  налов. Это позвол ет получить мате- тем, что, с целью расщирени  дидакти- матическую модель синтезированного g ческих возможностей устройства, в автомата. Во врем  построени  матема- него введена группа блоков прогнозиро- тической модели обучаемый производит отладку автомата, использу  дополнительно блоки 15, отображающие выходные состо ни  каждого из элементов 14о Затем производитс  проверка выполнени  заданных условий работы син- feзиpoвaннoг6 автома.та в синхронном ручном и автоматическом режимах, ис,

вани , каждый из которых содержит инвертор, первый и второй элементы И и элемент ИЛИ, выход которого соеди- сс нен с вторым входом соответствующего блока индикации первой группы, а первый и второй входы - с выходами соответственно первого и второго элементов И, первые входы которых подклюпользу  генератор 7 одиночных импульсов , генератор 8 и переключатель 9 и подава  сигналы синхронизации на входы синхронизации элементов 18 с коммутатора Зо

Таким образом, введение блоков 21 прогнозировани  (последующего состо ни  ) существенно расшир ет дидактические возможности устройства прн обучении основам дискретной техники и coKpaciaeT за счет этого количество экспериментов дл  построени  математической модели синтезированного автомата

Claims (1)

1. Формула изобретени 

   Устройство дл  обучени  основам вычислительной техники, содержащее пульт оператора, выходы которого подключены к соответствующим входам

   блока индикации и коммутатора, выходы которого  вл ютс  соответствующи- ми выходами первой группы устройства, первую группу коммутаторов, входы которых  вл ютс  входами первой группы устройства, а выходы соединены с соответствующими входами элементов

   выходы которых  вл ютс  соответству- ющими выходами второй группы устройства , третью группу коммутаторов, входы которых  вл ютс  соответствую- щими входами второй группы устройст- ва, а выходы соединены с соответствую- щими входами логических элементов. выходы которых подключены к входам соответствующих блоков индикации вто- рой группы и коммутаторов четвертой группы, выходы которых  вл ютс  соот- ветствующими выходами третьей группы устройства, отличающеес  тем, что, с целью расщирени  дидакти- ческих возможностей устройства, в него введена группа блоков прогнозиро-

   вани , каждый из которых содержит инвертор, первый и второй элементы И и элемент ИЛИ, выход которого соеди- нен с вторым входом соответствующего блока индикации первой группы, а первый и второй входы - с выходами соответственно первого и второго элементов И, первые входы которых подклю5139А2226

   чены соответственно к пр мому и ин- инвертора, второй вход второго версному выходам соответствующего элемента И и вход инвертора под- элемента пам ти, второй вход перво- ключены соответственно к I и К-входам го элемента И соединен с выходом соответствующего элемента пам ти.

   От 18

   9li}

   ,

   Ш1

   26

   KIZ

   25

   Фиг.г