SU1383501A1 - Displacement-to-code converter - Google Patents
Displacement-to-code converter Download PDFInfo
- Publication number
- SU1383501A1 SU1383501A1 SU854017523A SU4017523A SU1383501A1 SU 1383501 A1 SU1383501 A1 SU 1383501A1 SU 854017523 A SU854017523 A SU 854017523A SU 4017523 A SU4017523 A SU 4017523A SU 1383501 A1 SU1383501 A1 SU 1383501A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- current
- comparator
- input
- outputs
- output
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и позвол ет повысить точностные характеристики и быстродействие. Дл этого из устройства, содержащего дифферен- циальньй усилитель, компараторы тока, ключи тока с пр мым и инверсным выходами , источники тока, блок управлени , исключены такие элементы, внос щие дополнительные погрешности, как вычитатели напр жени и источники опорных напр жений, Кроме того, сравнение в предлагаемом устройстве осуществл етс в низкоомных цеп х, а дл трансформации высокоомной входной цепи в низкоомную использован дифференциальный усилитель. 2 ил.The invention relates to automation and computing and allows for improved accuracy and speed. For this purpose, from the device containing the differential amplifier, current comparators, current switches with direct and inverse outputs, current sources, control unit, such elements are introduced that introduce additional errors, such as voltage subtractors and reference voltage sources. , the comparison in the proposed device is carried out in low-resistance circuits, and a differential amplifier is used to transform the high-resistance input circuit into a low-resistance one. 2 Il.
Description
соwith
0000
соwith
елate
113113
Изобретение относитс к автоматике и вычислительной технике.This invention relates to automation and computing.
Целью изобретени вл етс повышение точности и быстродействи , The aim of the invention is to improve the accuracy and speed,
На фиг. 1 приведена функциональна схема трехразр дного аналого-цифрового преобразовател (АЦП); на фиг. 2- выходна характеристика дифференциального усилител . FIG. 1 shows a functional diagram of a three-bit analog-to-digital converter (ADC); in fig. 2- output characteristic of the differential amplifier.
Устройство содержлт дифференциаль- ньй усилитель 1, компараторы 2-4 тока, ключи 5 и 6 тока с пр мым и инверсными выходами,, источники 7 и 8The device contains a differential amplifier 1, comparators 2-4 currents, keys 5 and 6 currents with direct and inverse outputs, sources 7 and 8
тока, блок 9 управлени , шину 10 опорного напр жени ,, шины 11 и 12 опорного напр жени ,, выходные шины 13 - 15, шину 16 Пуск. Дифференциальный усилитель и источники тока представл ют устройства втекающего тока.current, control unit 9, bus 10, reference voltage, bus 11 and 12, reference voltage, output bus 13 - 15, bus 16 Start. The differential amplifier and current sources represent the inflow current devices.
Общее количество каскадов дл п- разр дного АЦП равно п. АЦП преобразует аналоговьй сигнал в бинарньш позиционньй код. Преобразование ведетс , начина со старшего разр ,п,а.The total number of cascades for a p-bit ADC is equal to p. The ADC converts the analog signal to a binary positional code. Transformation is conducted, starting with the older bit, n, and.
Устройство работает следующим образом .The device works as follows.
На вход 10 дифференциального усилител 1 поступает аналоговый сигнал напр жени , который в дифференциальном усилителе 1 преобразуетс о взаимосв занные сигналы тока, представл ющие пр мой (Inp ) и ин- версньш (IMK) токи (фиг. 2). При этом через первьш токовьй вход компратора 2 протекает пр мой выходной ток („), а через второй токовый вход того же компаратора протекает инверсньш ток (1ин) дифференциально усилител 1. При отсутствии сигнала пуска на входе 14 преобразователь находитс в исходном состо нии. На Управл щие входы компараторов 2-4 не поступают управл ющие потенциалы высокого уровн . При этом состо ние преобразовател вл етс неопределеным . Код на выходе АЦП не отражает действительного значени входного аналогового сигнала. Через токовые электрические цепи первого и второг входов компаратора 2 тока протекают пр мой dnp) и инверсный (l) токи дифференциального усилител 1 соот- ветственно, через первые и вторые входы компараторов 3 и 4 протекают токи, которые вл ютс суммами токо дифференциального усилител 1 и опоных источников тока. Пусть в моментThe input 10 of differential amplifier 1 receives an analog voltage signal, which in differential amplifier 1 is converted to interconnected current signals, representing direct (Inp) and inverse (IMK) currents (Fig. 2). In this case, a direct output current (") flows through the first current input of the comparator 2, and a differential current 1 flows inversely through the second current input of the same comparator. In the absence of a start signal at input 14, the converter is in the initial state. The control inputs of the comparators 2-4 do not receive high level control potentials. In this case, the state of the converter is undefined. The code at the ADC output does not reflect the actual value of the input analog signal. Direct current dnp) and inverse (l) currents of the differential amplifier 1, respectively, flow through the electrical circuits of the first and second inputs of the current comparator 2, respectively, currents that are sums of the differential current amplifier 1 and the current flow through the first and second inputs of the comparators 3 and 4 opon current sources. Let the moment
..
00
&&
1212
t, на вход блока 9 управлени подаетс сигнал Пуск,тогда в момент времени на управл ющий вход компаратора 2 тока из блока 9 управлени поступает управл ющий сигнал высокого уровн (UUP-, ), которьш приводит в действие этот компаратор. Компара- тор 2 тока сравнивает токи Iqp и протекающие по входным цеп м (фиг.2). При соотношении токов на выходе компаратора 2 устанавливаетс напр жение, соответствующее логической 1, а при соотношении токов , на выходе компаратора 2 устанавливаетс логический О. Если на выходе компаратора 2, от которого управл етс ключ 5 тока, устанавливаетс логическа t, the Start signal is applied to the input of the control unit 9, then at the time point, the control input of the current comparator 2 from the control unit 9 receives a high level control signal (UUP-), which actuates this comparator. The current comparator 2 compares the currents Iqp and the currents flowing through the input circuits (figure 2). When the ratio of the currents at the output of the comparator 2 is set, the voltage corresponds to logical 1, and at the ratio of the currents, the output of the comparator 2 is set to logical O. If the output of the comparator 2, from which the current key 5 is controlled, is set to
то .полностьюthen completely
открываетс пр мой выход ключа 5 тока , и весь ток источника 7 тока (1у), представл ющий вес старшего разр да кода, протекает через пр мой выход ключа 5 тока и добавл етс к инверсному току I j, дифференциального уси-. лител 1. Тогда ток (1) на втором входе компаратора 3 составл ет сумму токов I ни з -ин - T Если на выходе компаратора 2 устанавливаетс логический О, то открываетс инверсньй выход ключа 5 тока, и .весь ток источника 7 тока протекает через инверсньш выход ключа 5 тока и добавл етс к току, протекающему через первьй вход компаратора 2. Тогда ток dnp,) на первом входе компаратора вл етс суммарным током „-,, f I „„+1.. Б результате первого сравнени определ етс старший разр д кода и устанавливаетс токовьш режим в компараторе 3 дл последующего сравнени .opens the direct output of the current key 5, and all the current of the current source 7 (1y), representing the weight of the most significant bit of the code, flows through the direct output of the current key 5 and is added to the inverse current I j of the differential force. 1. Then the current (1) at the second input of the comparator 3 is the sum of the currents I is not-Z - T If the output of the comparator 2 is set to O, the inverse output of the current key 5 is opened, and the entire current of the current source 7 flows through the inverse output of the current key 5 is added to the current flowing through the first input of the comparator 2. Then the current dnp,) at the first input of the comparator is the total current "- ,, fI" +1. code bit and set the current mode in comparator 3 to compare no.
Результат сравнени в компараторе запоминаетс на врем сохранени потенциала высокого уровн на управл ющем его входе.The result of the comparison in the comparator is remembered for the duration of the preservation of the potential of a high level at its control input.
В момент времени tj на управл ющий вход компаратора 3 поступает управл ющий потенциал высокого уровн At time tj, the control input of the comparator 3 receives a control potential of high level
иand
упрcontrol
. Компаратор 3 сравнивает токи. Comparator 3 compares currents
I прз и протекающие по его входам соответственно. Если ток 1прз I.j , то на выходе компаратора 3 устанавливаетс логическа Г, а если I прэ I имэ .то устанавливаетс логический О. При логической 1 на выходе компаратора 3 открываетс пр мой выход, а при логическом О - инверсный выход ключа 6. При логической 1 на выходе источника 8 тока ток Ig,I prz and flowing through its inputs, respectively. If the current is 1prz Ij, then a logical G is set at the output of the comparator 3, and a logical O is set at I pree I imto. For logical 1, a direct output opens at the output of comparator 3, and for logical 0 1 at the output of the source 8 current, current Ig,
протекающий по пр мому выходу ключа 6 добавл етс к току с второго выхода компаратора 3, и на второй вход компаратора 4 протекает суммарный ток величиной . При логическом О на выходе компаратора 3 ток источника 8, протекающий по инверсному выходу ключа 6, добавл етс к току с первого выхода компаратора 3, в результате этого ток будет I,+Ig. В результате второго срав- нени определ етс значение второго разр да кода и устанавливаетс токовый режим на входах компаратора 4, Результат сравнени в компараторе 3 запоминаетс .The current flowing through the forward output of the switch 6 is added to the current from the second output of the comparator 3, and a total current flows to the second input of the comparator 4. With logical O at the output of comparator 3, the current of source 8 flowing through the inverse output of switch 6 is added to the current from the first output of comparator 3, as a result of which the current will be I, + Ig. As a result of the second comparison, the value of the second bit of the code is determined and the current mode is set at the inputs of comparator 4. The result of the comparison in comparator 3 is memorized.
В момент времени t на вход компаратора 4 поступает управл ющий сигнал иипр3 Компаратор 4 сравнивает токи At time t, the control signal 4 is supplied to the input of comparator 4 Comparator 4 compares the currents
I п(,4 и 1инч- Р 1пр4 1ии+ выходе 15 устанавливаетс логическа 1, а при , на выходе устанавливаетс логический О. Результат сравнени запоминаетс , В результате третьего сравнени определ етс младший разр д кода. Б интервале времени tj-tg код с АЦП считываетс . В момент времени tg управл ющий сигнал снимаетс , с преобразовател , и преобразо- ватель переходит в исходное состо ниеI n (, 4 and 1 Inch- P 1pr4 1i + output 15 is set to logical 1, and when, the output is set to logical O. The result of the comparison is remembered. As a result of the third comparison, the lowest bit of the code is determined. B time interval tj-tg code with The ADC is read. At time tg, the control signal is removed, from the converter, and the converter returns to its initial state.
1 one
Суммарный ток дифференциальногоTotal current differential
усилител 1 на всем интервале изменени входного напр жени должен состал ть величину, соответствующую соотношениюAmplifier 1 over the entire change interval of the input voltage must be equal to the ratio
LnpLnp
+ 1,,+1г + 1,+ ...+1„., +21п.+ 1 ,, + 1g + 1, + ... + 1 „., + 21n.
где I,, ,„,... , I„-разр дные.where i ,,, „, ..., i„ is the discharge.
весовые токи. Индекс единица соответствует старшему разр ду кода, а индекс п - младшему разр ду тока.weight currents. The index unit corresponds to the highest code discharge, and the index n corresponds to the younger current discharge.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU854017523A SU1383501A1 (en) | 1985-12-02 | 1985-12-02 | Displacement-to-code converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU854017523A SU1383501A1 (en) | 1985-12-02 | 1985-12-02 | Displacement-to-code converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1383501A1 true SU1383501A1 (en) | 1988-03-23 |
Family
ID=21219903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU854017523A SU1383501A1 (en) | 1985-12-02 | 1985-12-02 | Displacement-to-code converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1383501A1 (en) |
-
1985
- 1985-12-02 SU SU854017523A patent/SU1383501A1/en active
Non-Patent Citations (1)
Title |
---|
Бахтиаров Г.Д. и др. цифровые преобразователи. Аналого- - М.: Советское радио, 1980, с.179-185, рис. 7.14. Там же, с. 179, рис. 7.14. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5072221A (en) | Error limiting analog to digital converter | |
USRE37619E1 (en) | Skewless differential switch and DAC employing the same | |
KR900000997B1 (en) | Intermeshed resistor network for analogue to digital conversion | |
US4348658A (en) | Analog-to-digital converter using half range technique | |
US5889487A (en) | Flash analog-to-digital converter with latching exclusive or gates | |
KR950012977B1 (en) | D/a converter | |
US4769628A (en) | High speed analog-to-digital converter utilizing multiple, identical stages | |
US4999630A (en) | Fast analog-digital converter with parallel structure | |
US4306224A (en) | Analog-to-digital converting apparatus | |
SU1383501A1 (en) | Displacement-to-code converter | |
US3453615A (en) | Analog-to-digital converters | |
SU1259968A3 (en) | Digital-to-analog converter | |
SU1387186A1 (en) | Analog signal commutator | |
SU1388954A1 (en) | Analog device for fetching and stroring information | |
KR910005636Y1 (en) | Analog to digital converter | |
US3827044A (en) | Analog to digital converter | |
SU1164656A1 (en) | Tolerance checking device | |
SU841058A1 (en) | Device for storing and retrieval of information | |
SU439019A1 (en) | Device for fixing the level of analog signals | |
SU718916A1 (en) | Two-channel analogue-digital converter | |
SU917306A1 (en) | Flip-flop | |
SU947875A1 (en) | Linearly-varying voltage generator | |
SU718918A1 (en) | Digital follow-up decade | |
SU1172015A1 (en) | Voltage-to-frequency converter | |
SU1307447A2 (en) | Current comparator |