SU1383488A1 - Формирователь импульсов сброса - Google Patents
Формирователь импульсов сброса Download PDFInfo
- Publication number
- SU1383488A1 SU1383488A1 SU864099274A SU4099274A SU1383488A1 SU 1383488 A1 SU1383488 A1 SU 1383488A1 SU 864099274 A SU864099274 A SU 864099274A SU 4099274 A SU4099274 A SU 4099274A SU 1383488 A1 SU1383488 A1 SU 1383488A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- comparator
- voltage
- potential
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Изобретеиие может быть использовано в цифровой аппаратуре дл установки в исходное состо ние и позвол ет повысить надежность работы устройства. Формирователь импульсов содержит врем - задающий конденсатор 1, аналоговые ключи 4 и 5, элемент НЕ 6, стабилизатор 9 опорного напр жени и компаратор 7. Введение компаратора 8 напр жений, резистив- ного делител 10, элементов И-НЕ 11 и 12, интегратора 13 и образование новых функциональных св зей обеспечивает формирование импульсов сброса полноценной длительности независимо от длительности нарастани или провала напр жени питани . 2 ил.
Description
(Л
со
00
со
4
00
00
Изобретение относитс к импульсной технике и может быть использовано в цифровой аппаратуре дл установки в исходное состо ние.
Цель изобретени - повышение надежности работы формировател импульсов сброса путем формировани импульсов сброса полноценной длительности независимо от длительности нарастани или провала напр жени питани .
На фиг. 1 приведена схема предлагаемого формировател импульса сброса с контролем уровн напр жени питани ; на фиг. 2 - диаграммы, по сн ющие его работу.
Формирователь импульсов сброса с контролем уровн напр жени питани содержит врем задающий конденсатор 1, два резистора 2 и 3, два аналоговых ключа 4 и 5, элемент НЕ 6, два компаратора 7 и 8 напр жений , стабилизатор 9 опорного напр жени , резистивный делитель 10, два элемента И-НЕ 11 и 12 и интегратор 13, причем первый вход компаратора 7 напр жений соединен с выходом стабилизатора 9 опорного напр жени , который включен между шинами питани , выход компаратора 7 напр жений соединен с входом элемента НЕ 6, врем задаюший конденсатор 1 первым выводом подключен к общей шине, а вторым выводом подключен через резистор 2 и последовательно включенный аналоговый ключ 4 с общей шиной и через аналоговый ключ 5 подключен к точке соединени второго входа компаратора 7 напр жений и резистора 3, второй вывод которого соединен с шиной питани , первый вход компаратора 8 напр жений соединен с выходом стабилизатора 9 опорного напр жени , второй его вход соединен с выходом резистивного делител 10, который включен между шинами питани , его выход соединен с первыми входами элементов И-НЕ 11 и 12, второй вход элемента И- НЕ 11 подключен к выходу элемента НЕ б, второй вход элемента И-НЕ 12 подклнэчен к выходу компаратора 7 напр жений и входу интегратора 13, выход которого соединен с выходной шиной, а выходы элементов И-НЕ 11 и 12 соединены соответственно с управл ющими входами аналоговых ключей 4 и 5.
Формирователь импульсов работает следующим образом.
При подаче напр жени питани в процессе его нарастани до величины заданного порога Unop (фиг. 2а) за врем ТЕП потенциал на входе компаратора 8, подключенном к выходу стабилизатора 9 опорного напр жени , выше, чем потенциал на входе компаратора 8, подключенном к выходу резистивного делител 10. Поэтому на выходе компаратора 8 будет потенциал низкого уровн (фиг. 26), который поступает на входы элементов И-НЕ 11 и 12. При этом на выходах элементов И-НЕ 11 и 12
0
будет потенциал высокого уровн и, следовательно , ключи 4 и 5 будут открыты. Конденсатор 1 будет поддерживатьс в разр женном состо нии (фиг. 2в), так как он
шунтируетс резистором 2 через открытый ключ 4. Зар д конденсатора 1 через резистор 3 и открытый ключ 5 при этом не происходит, если выполн етс соотношение Нз R2- Потенциал на входе компаратора 7, подключенном к резистору 3, будет соответствовать потенциалу незар женного конденсатора 1 (фиг. 2г), а по величине будет ниже потенциала на входе компаратора 7, подключенном к выходу стабилизатора опорного 9 напр жени . Поэтому на
выходе компаратора 7 также будет потенциал низкого уровн (фиг. 2(3), который передаетс через интегратор 13 на выходную шину (фиг. 2е). При дальнейшем нарастании напр жени питани выше заданного порога Опор. (фиг. 2а) потенциал на входе
0 компаратора 8, подключенном к выходу резистивного делител 10, начинает превышать потенциал на входе компаратора 8, подключенном к выходу стабилизатора 9 опорного напр жени . Поэтому на выходе
5 компаратора 8 устанавливаетс потенциал высокого уровн (фиг. 26), который через элемент И-НЕ 11 приводит к закрыванию ключа 4. Цепь резистора 2 становитс разомкнутой и теперь конденсатор 1 беспреп тственно начинаетс зар жатьс через
0 резистор 3 и открытый ключ 5 (фиг. 2в). На входе компаратора 7, подключенном к резистору 3, также будет возрастать потенциал по мере зар да конденсатора 2 (фиг. 2г). Как только этот потенциал через врем г будет превышать потенциал на входе ком5 паратора 7, подключенном к выходу стабилизатора опорного напр жени , на выходе компаратора 7 установитс потенциал высокого уровн (фиг. 2д), который через интегратор 13 поступает с задержкой на выходную шину (фиг. 2е) и через эле мент НЕ 6 и элементы И-НЕ 11 и 12 приводит к открыванию ключа 4 и закрыванию ключа 5. В результате потенциал на входе компаратора 7, подключенном к резистору 3, приобретает потенциал шины пиг тани (фиг. 2г), а конденсатор 1 разр жаетс через резистор 2 (фиг. 2в). В этот момент завершаетс формирование импульса сброса, длительность которого будет определ тьс соотношением
50
.i + Tgc -f Тз,
ИЛИ С учетом малой величины задержки лз (выбор величины будет указан ниже);
+ т
«с
55 При просадке напр жени питани ниже заданного порога Unop. (фиг. 2а) потенциал на входе компаратора 8, подключенном к выходу резистивного делител 10,
становитс ниже потенциала на входе компаратора 8, подключенном к выходу стабилизатора 9 опорного напр жени . Поэтому на выходе компаратора 8 установитс потенциал низкого уровн (фиг. 26), который, как и в случае подачи напр жени питани , приводит к открыванию ключа 5 через элемент И-НЕ 12. В результате на выходе компаратора 7, подключенном к резистору 3, устанавливаетс потенциал низкого уровн (фиг. 2г) и, следовательно, на его выходе (фиг. 2д), и с задержкой лгз на выходе интегратора 13. Здесь интегратор 13 защищает от прохождени импульса сброса неполноценной длительности и неполной амплитуды в случае настолько короткой про- садки напр жени , при которой сигнал обратной св зи с выхода компаратора 7, проход щий через элемент И-Ж 12, не успеет привести к надежному срабатыванию ключа 5, исключа зависимость его состо ни от сигнала обратной св зи с выхода компаратора 8. Таким образом, врем задержки тз интегратора 13 выбираетс из услови .
Тз Тес ,
где Тос - врем задержки исполнени сигнала обратной св зи. После окончани просадки длительностью тпр, когда напр жение питани начинает превышать величину заданного порога Unop., происходит формирование импульса сброса за счет зар да конденсатора 1 по логике функционировани уже описанной. В результате на выходе интегратора 13 формируетс импульс сброса длительностью
Тц| Тпр -(- TRC,
задержанный с выхода компаратора 7 на врем Та.
Предлагаемый формирователь импульсов сброса может быть выполнен на элементах 564 серии 564ЛА7, 564КТЗ, 564ТЛ1 и операционных усилител х 140 УД 12 или других , позвол ющих работать в широком диапазоне напр жени питани .
Claims (1)
- Формула изобретени Формирователь импульсов сброса с контролем уровн напр жени питани , содержащий врем задающий конденсатор, первый вывод которого подключен к общей щине, к которой подключен выход первого.аналогового ключа, первый вход которого соеди0 нен с первым выводом первого резистора, второй вывод которого объединен с вторым выводом конденсатора и подключен к выходу второго аналогового ключа, первый вход которого соединен с первым выводом второго резистора, второй вывод которого подключенк шине питани , первый вывод стабилизатора опорного напр жени подключен к общей щине, его выход соединен с первым входом первого компаратора, выход которого подключен к входу элемента НЕ, отQ личающийс тем, что, с целью повышени надежности, в него введены второй компаратор напр жений, резистивный делитель , два элемента И-НЕ и интегратор, при этом первый вход второго компаратора соединен с выходом стабилизатора5 опорного напр жени , второй вывод которого соединен с щиной питани , к которой подключен первый вывод резистивного делител , второй вывод которого соединен с общей щиной, а выход подключен к второму входу второго компаратора напр жени , выход ко- торого соединен с первыми входами первого и второго элементов И- НЕ, второй вход первого из которых подключен к выходу элемента НЕ, а второй вход второго элемента И-НЕ подключен к выходу первого компаратора напр жений и к входу интегратора, выход которого соединен с выходной щиной, выходы первого и второго элементов И-НЕ соединены с управл ющими входами первого и второго аналоговых ключей, второй вход второго из которых0 соединен с вторым входом первого компаратора .5аfФиг. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864099274A SU1383488A1 (ru) | 1986-07-31 | 1986-07-31 | Формирователь импульсов сброса |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864099274A SU1383488A1 (ru) | 1986-07-31 | 1986-07-31 | Формирователь импульсов сброса |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1383488A1 true SU1383488A1 (ru) | 1988-03-23 |
Family
ID=21249639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864099274A SU1383488A1 (ru) | 1986-07-31 | 1986-07-31 | Формирователь импульсов сброса |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1383488A1 (ru) |
-
1986
- 1986-07-31 SU SU864099274A patent/SU1383488A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1091345, кл. Н 03 К 21/38, 1984. Авторское свидетельство СССР № 884113, кл. Н 03 К 5/22, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4739462A (en) | Power supply with noise immune current sensing | |
US4429236A (en) | Apparatus for generating pulses upon decreases in supply voltage | |
US4284906A (en) | Constant amplitude variable frequency synchronized linear ramp generator | |
US4155113A (en) | Protective circuit for transistorized inverter-rectifier apparatus | |
SU1383488A1 (ru) | Формирователь импульсов сброса | |
US4775841A (en) | Voltage to frequency conversion circuit with a pulse width to period ratio proportional to input voltage | |
GB2095061A (en) | Frequency/voltage conversion circuit | |
US4422023A (en) | Starting circuit for electronically controlled motor apparatus | |
US4030010A (en) | Time delay control circuit | |
US3790809A (en) | Mos memory power supply | |
GB1249523A (en) | Frequency biased ratemeter | |
US3979660A (en) | Start-up circuit for static inverter | |
US3309688A (en) | Pulse width fault detection apparatus | |
US4507624A (en) | Voltage-to-frequency converters | |
US4452220A (en) | Electronically controlled ignition system | |
JP2585554B2 (ja) | 電源装置 | |
SU658618A1 (ru) | Реле времени | |
US4559460A (en) | Total security time-delay circuit | |
US3584263A (en) | Transformless solid-state on-delay timer | |
JPS62179094A (ja) | 警報器のリレ−駆動回路 | |
WO2000072432A1 (en) | A soft start circuit | |
SU1174870A1 (ru) | Устройство контрол скорости уменьшени напр жени | |
SU1370647A1 (ru) | Импульсное реле | |
SU1182499A1 (ru) | Импульсный стабилизатор посто нного напр жени | |
SU930635A1 (ru) | Селектор импульсов по длительности |