SU1374142A1 - Устройство дл преобразовани сдвига фазы в цифровой код - Google Patents

Устройство дл преобразовани сдвига фазы в цифровой код Download PDF

Info

Publication number
SU1374142A1
SU1374142A1 SU864084206A SU4084206A SU1374142A1 SU 1374142 A1 SU1374142 A1 SU 1374142A1 SU 864084206 A SU864084206 A SU 864084206A SU 4084206 A SU4084206 A SU 4084206A SU 1374142 A1 SU1374142 A1 SU 1374142A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
flip
trigger
flop
Prior art date
Application number
SU864084206A
Other languages
English (en)
Inventor
Владимир Сергеевич Богель
Валерий Владимирович Оборский
Original Assignee
Предприятие П/Я А-3697
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3697 filed Critical Предприятие П/Я А-3697
Priority to SU864084206A priority Critical patent/SU1374142A1/ru
Application granted granted Critical
Publication of SU1374142A1 publication Critical patent/SU1374142A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение может быть использовано , например, в аналого-цифровых преобразовател х. Устройство дл  преобразовани  сдвига фаз в цифровой код содержит формирователи 1, 2, Т -триггер 3, элементы НЕ 4, 5, RS-триггеры 6-9, элементы И-НЕ 10-14 генератор 15 импульсов, элемент ИЛИ 16, JK-триггеры 17-22, элемент И 23 и счетчик 24. Устройство имеет высокую точность преобразовани  сдвига фаз в цифровой код. 1 ил.

Description

Изобретение относитс  к области электроизмерений и может быть использовано , например, в аналого-циф-- ровых,преобразовател х,
Целью изобретени   вл етс  повышение точности преобразовани  сдвига фазы в цифровой код,
На чертеже-представлена структурна  схема устройства дл  преобразова- ни  сдвига фазы в цифровой код.
Устройство содержит формирователи 1, 2, Т -триггер 3, элементы НЕ 4, 5, RS-триггеры 6-9, элементы И-НЕ 10-1.4, генератор 15 импульсов, эле- мент ИЛИ 16, jK-триггеры 17-22, элемент И 23 и счетчик 24,Пр мой выход JK-тркггера 22 и выходы счетчика 24  вл ютс   выходами устройства.
При этом входь формирователей 1 и 2  вл ютс  входами устройства. Выход первого формировател  I соединен с входом триггера 3, инверсный выход которого соединен с входом К триггеров 17-20, S-входом триггеров 6 и 9, пр мой выход триггера 3 соединен с S входом триггера 17,. R-входами триггеров 21, 22, счетчика 24 и первым входом элемента ИЛИ 16, Выход второго формировател  2 соединен с первым входом элемента И-НЕ 10 непосредственно и через элемент НЕ 4 с первым входом элемента И-НЕ 11, выход которого соединен с R-входами триггера 8 непосредственно и через элемент ИЛИ 16 триггера 9, Пр мой выход триггера 6 через элемент И-НЕ 10 соединен с S-входом триггера 7, пр мой выход которого соединен с вторым входом элемента И-НЕ 11, Выход генератора 15 импульсов соединен с С-входами триг- герое 18, 21, 22 непосредственно и через элемент И 23 с входами ,1, К, С триггера 19 и первыми входами-зле- .ментов И-НЕ 12-14, Выход элемента И-НЕ 14 непосредственно соединен с входом S-триггера 8 и через элемент НЕ 5 соединен с входами j. К, С; триггера 17, выход которого соединен с входами J5 К триггера 18, выход которого соединен с вторым входом эле- мента -И 23, Инверсный выход триггера 20 соединен с вторыми входами элементов И-НЕ 12, 13, а пр мой выход триггера 20 соединен с вторым входом элемента И-НЕ 14, третий вход которого объединен с третьим входом элемента И-НЕ 12 и инверсным выходом тригге- ра 19, Выход элемента И-НЕ 12 соеди- нен с R-входом триггера 6, а пр мой
выход триггера 19 объединен с входами J, К, С-триггера 20 и третьим входом элемента И-НЕ 13, выход которого соединен с R-входом триггера 7. Пр мой выход триггера 8 соединен с первыми входами J, К триггера 21, а пр мой выход триггера 9 соединен с вторыми входами J, К того же триггера 2 1 , пр мой выход которого соедине с j входом триггера 22, а инверсный выход триггера 21 соединен с входом К того же триггера 22, выход которого соединен со счетным входом счетчика 24. .
Устройство работает следующим образом .
На входы формирователей 1 и 2 подаютс  соответственно опорное и рабочее напр жени , фазовый сдвиг между которыми необходимо преобразовать в цифровой код. Импульсы формировател  1 поступают на Т-вход триггера.3, на импульсных выходах которого фо р- мируютс  импульсы Перенос и За- .ем, частота, следовани  которых в два раза меньше частоты следовани  импульсов формировател  .
Импульс с выхода Перенос триггера 3 поступает на R-входы триггеров 21, 22, на вход Сброс счетчика 24 и через элемент ИЛИ 16 - на R- вход триггера 9, устанавлива  триггеры 9, 21, 22 и счетчик 24 в нулевое состо ние. При этом с пр мого выхода триггера 9 на первые j- и К-входы триггера 21 поступает запрещающий потенциал, с пр мого выхода триггера 21 на J-вход триггера 22 поступает запрещающий потенциал, а с инверсного выхода триггера.21 на К-вход триггера 22 поступает разрешающий потенциал , в результате чего триггеры 21 и 22 не переключаютс  импульсами, поступающими на их С-входы с генератора импульсов 15.
Одновременно импульс с выхода Перенос триггера 3 поступает на S-
вход триггера 17 и устанавливает efo в единичное состо ние. При этом на
J- и К-входы триггера 18 поступает разрешающий потенциал, и триггер 18- начинает переключатьс  по задним фронтам импульсом, поступающим на его С-вход, в результате чего через элемент И 23 будут проходить четные импульсы , из числа поступивших на С- вход триггера 18 в течение разрешающего потенциала на пр мом вьпсоде триггера 17. Триггеры 19, 20 и эле
313
менты И-НЕ 12-14 образуют:-схему рас-, пределител  импульсов на три канала. На выходе элемента Й-НЕ 12 формируетс  первый импульс из числа импульсов прошедших через элемент И 23, на выходе И-НЕ 13 формируетс  второй -импульс, на выходе И-НЕ 14 формируетс  третий импульс, который проходит через элемент НЕ 5 и перебрасывает триггер 17 в нулевое состо ние, запреща  дальнейшее переключение триггера 18, и триггер 18 остаетс  в нулевом состо нии, в результате чего прекращаетс  прохождение импульсов через элемент И 23 на вход распределител  импульсов.
Первый импульс, выработанный на выходе элемента И-НЕ 12, поступает н R-вход триггера 6, второй импульс, выработанный на выходе элемента И-НЕ 13, поступает на R-вход триггера 7, третий импульс, выработанный на вьпсо де элемента И-НЕ 14, поступает на S-вход триггера 8, в результате чего триггеры 6-8 устанавливаютс  в исходное состо ние. При этом с пр мьк выходов триггеров 6 и 7 на входы элементов И-НЕ 10 и И-НЕ 11 поступают запрещающие потенциалы а с выхода Триггера 8 на вторые j- и К-входы триггера 21 поступает разрешающий потенциал. Началу преобразовани  со- о гветствует по вление на выходе Заем триггера 3 управл ющего импульса который поступает на S-входы тригге- ров 6 и 9 и устанавливает их в единичное состо ние, при котором с выхода триггера 6 на вход элемента И-НЕ 10, ас выхода триггера 9 на первые и J- и К-входы триггера 21 поступают разрешающие потенциалы. Триггер 22 и счетчик 24 начинают подсчет импульсов , поступающих на С-вход триггера 22.
Устройство дл  преобразовани  сдвига фазы в цифровой код, содержа щее счетчик и первый формирователь, выход которого соединен с Т-входом
При совпадении разрешающего потен- 45 т -триггера, первый выход которого
циала на выходе триггера 6 с паузой между импульсами формировател  2 на выходе элемента И-НЕ 10 вырабатьшает- с  сигнал, который устанавливает триггер 7 в единичное состо ние, при 50 котором с выхода триггера 7 на вход элемента И-НЕ 11 поступает разрешающий потенциал. Импульс с выхода формировател  2 через элемент НЕ 4 поступает на вход элемента И-НЕ П,и, 55 пройд  через него, поступает на R-вход триггера 8 и через элемент ИЛИ 16 поступает также на Н-вход триггера 9, устанавлива  триггеры 8 и 9 в нуподключен к S-входу первого jK-триг гера и первому входу элемента ИЛИ, выход которого соединен с Е-входом первого RS-триггера, S-вход которо го соединен с вторым выходом гера, S-входом второго RS-триггера, R-входами второго, третьего, четвер того jK-триггеров и R-входом первог ЗК-триггера, пр мой выход которого соединен с J- и К-входами второго jK-триггера, С-вход которого соединен с вькодом генератора импульсов и первым входом элемента И, второй вход которого соединен с пр мым вых
5
0
5 5
0
0
левое состо ние. С выходов триггеров 8 и 9 на J- и К-входы триггера 21 поступают потенциалы, запрещающие переключение триггера 21, а через него и триггера 22. В триггере 22 и счетчике 24 фиксируетс  количество импульсов, пропорциональное временному интервалу между передними фронтами импульсов формирователей и соответственно пропорциональное фазовому сдвигу между входными сигналами формирователей . Триггер 21, управл ющий J- и К-входами триггера 22, измен ет свое состо ние с некоторой задержкой после окончани  импульса на его С-входе, и триггер 22 начинает подсчет со 2-го импульса тактового генератора после прихода разрешающего потенциала с выхода триггера 9, а заканчивает подсчет импульсом, совпавшим с приходок на J и К-входы триггера 21 одного из запрещающих потенциалов или импульсом, следующим за запрещающим потенциалом, если запрещающий потенциал пришелс  на паузу между импульсами тактового генератора , за счет чего исключаетс  возмож-. ность по влени  на выходе триггера 22 обуженного импульса типа помехи и исключаетс  возможность сбо  счетчика .
Таким образом, устройство благодар  введению новых элементов и св зей отличаетс  более высокой .точностью преобразовани  при любом значении фазового сдвига рабочего напр жени  относительно опорного.

Claims (1)

  1. Формула изобретени 
    Устройство дл  преобразовани  сдвига фазы в цифровой код, содержащее счетчик и первый формирователь, выход которого соединен с Т-входом
    т -триггера, первый выход которого
    подключен к S-входу первого jK-триг- гера и первому входу элемента ИЛИ, выход которого соединен с Е-входом первого RS-триггера, S-вход которого соединен с вторым выходом Т -триг- гера, S-входом второго RS-триггера, R-входами второго, третьего, четвертого jK-триггеров и R-входом первого ЗК-триггера, пр мой выход которого соединен с J- и К-входами второго jK-триггера, С-вход которого соединен с вькодом генератора импульсов и первым входом элемента И, второй вход которого соединен с пр мым выхо
    51
    дом второго К триггера, а выход которого соединен с первыми входами первого, второго и третьего элементов И-НЕ и с J- и К-, С-входами тре- тьего jK-триггера, инверсный вькод которого соединен с вторыми входами первого и третьего элементов И-НЕ, а пр мой выход - с третьим входом второго элемента И-НЕ и с j-. К- и С-входами четвертого jK-триггера, пр мой выход которого соединен, с третьим входом третьего элемента И- НЕ, а инрерсный выход - с третьим входом второго элемента И-НЕ и третьим входом первого элемента И-НЕ, выход которого соединен с R-входом RS-триггера, пр мой выход которого соединен с первым входом четвертого элемента И-НЕ, второй вход которого соединен с выходом второго формировател  и входом первого элемента НЕ,- вьрсод - с S-входом третьего RS-триггера К-вх6д которого соединен с выходом второго элемента PJ-HE, а пр мой выход - с первым входом п того элемента И-НЕ, второй вход ко-г торого соединен с выходом первого элемента НЕ, выход которого соединен
    0
    41
    5
    0
    5
    426
    с вторым входом элемента ИЛИ и R- входом четвертого RS-триггера, S- вход которого соединен с выходом третьего элемента И-НЕ и входом второго элемента НЕ, выход которого соединен с J-, К- и С-входами первого jK-триггера, отличающеес  тем, что, с целью повьшени  точности преобразовани  сдвига фазы в цифровой код, в него введе1а.1 п тый и шестой JK-триггеры, причем первые и J- и К-входы п того jK-триггера соединены с пр мым выходом первого RS- триггера, вторые.J- и К-входы п того JK-триггера соединены с пр мым выходом четвертого RS-триггера, С- вход п того jK-триггера соединен с выходом генератора импульсов и С- входом шестого jK-триггера, пр мой выход п того JK-триггера соединен с j-входом шестого jK-триггера, инверсный выход п того jK-триггера соединен с К-входом шестого jK-триггера, пр мой выход шестого JK-триггера соединен с первым входом счетчика, R- входы п того и шестого JK-триггеров соединены с вторым входом счетчика и первым выходом Т.
SU864084206A 1986-07-07 1986-07-07 Устройство дл преобразовани сдвига фазы в цифровой код SU1374142A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864084206A SU1374142A1 (ru) 1986-07-07 1986-07-07 Устройство дл преобразовани сдвига фазы в цифровой код

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864084206A SU1374142A1 (ru) 1986-07-07 1986-07-07 Устройство дл преобразовани сдвига фазы в цифровой код

Publications (1)

Publication Number Publication Date
SU1374142A1 true SU1374142A1 (ru) 1988-02-15

Family

ID=21243894

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864084206A SU1374142A1 (ru) 1986-07-07 1986-07-07 Устройство дл преобразовани сдвига фазы в цифровой код

Country Status (1)

Country Link
SU (1) SU1374142A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 244739, кл. G 01 R 25/08, 1967. Авторское свидетельство СССР № 750784, кл. G 01 R 25/08, 1977. ,(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ СДВИГА ФАЗЫ В ЦИФРОВОЙ КОД *

Similar Documents

Publication Publication Date Title
SU1374142A1 (ru) Устройство дл преобразовани сдвига фазы в цифровой код
SU1691938A1 (ru) Селектор импульсной последовательности
SU750384A1 (ru) Устройство дл преобразовани сдвига фазы в цифровой код
SU1244794A1 (ru) Преобразователь интервала времени в цифровой код
SU553623A1 (ru) Функциональный преобразователь частоты следовани импульсов
SU665303A1 (ru) Устройство дл перебора сочетаний
SU1406561A1 (ru) Устройство дл расширени временных интервалов
SU1486981A1 (ru) Устройство для преобразования временных интервалов в код
SU1667113A1 (ru) Дифференцирующее устройство
SU811496A1 (ru) Селектор импульсов по длительности
SU1053098A1 (ru) Устройство дл ввода информации
SU687570A1 (ru) Устройство дл преобразовани серии импульсов
SU1193672A1 (ru) Числоимпульсный квадратор
SU917172A1 (ru) Цифровой измеритель временных интервалов
SU1104436A1 (ru) Измеритель дифференциальной фазы
SU1282110A1 (ru) Устройство дл отображени информации
SU1420661A1 (ru) Устройство дл мажоритарного выбора асинхронных сигналов
SU1322448A1 (ru) Селектор импульсов по периоду следовани
SU1345123A1 (ru) Стробоскопический преобразователь периодических электрических сигналов
SU744951A1 (ru) Пересчетное устройство
SU517157A1 (ru) Распределитель на -каналов
SU1598134A1 (ru) Измерительный преобразователь
SU611205A1 (ru) Преобразователь пр мого последовательного кода в дополнительный
SU1432520A1 (ru) Многоканальное устройство приоритета
SU549889A1 (ru) Двухканальный переключатель