SU1372596A1

SU1372596A1 - Устройство задержки

Info

Publication number: SU1372596A1
Application number: SU864059691A
Authority: SU
Inventors: Александр Андреевич Попов
Original assignee: Объединенный Институт Ядерных Исследований
Priority date: 1986-04-21
Filing date: 1986-04-21
Publication date: 1988-02-07

Abstract

Изобретение относитс к импульсной технике и может быть использовано в многоканальной регистрирующей аппаратуре пропорциональных камер. Цель изобретени - увеличение точности и повышение стабильности заднего фронта импульса одновибратора- достигаетс за счет введени отрицательной св зи с выхода одновибратора через логический элемент И, интег ратор и управл емый источник тока, подключенньй вместо врем задающего резистора одновибратора. Устройство содержит усилитель-дискриминатор 1, одновибратор 2, конденсатор 3 врем - задающей цепи, логический элемент И 4, диод 5, интегратор 6, источник 7 тока, разделительную RC - цепь 8, входную шину 9, шину 10 стабилизации , выходную шину 11. В рабочем режиме на шине 10 находитс логический нуль и одновибратор 2 запускаетс импульсами с выхода усилител - дискриминатора 1. При этом длительность импульса, формируемого одновибрато- ром, увеличиваетс со скоростью разр да емкости интегратора 6 токами утечки его входа и диода 5. Задержка в срабатьшании одновибратора и задерж- к при прохождении сигнала через усилитель-дискриминатор не оказьшает воздействи на задний фронт импульса одновибратора. 2 ил. S (Л 00 ел

Description

Изобретение относитс к импульсной технике и может быть использовано в многоканальной регистрирующей аппаратуре пропорциональных камер.

Целью изобретени вл етс увеличение точности и повьшение стабильности заднего фронта импульса одно- вибратора.

Цель достигаетс за счет введени отрицательной обратной св зи с выхода одновибратора через логический элемент И, интегратор и управл емый источник тока, подключенньй вместо врем задающего резистора одновибратора .

На фиг. 1 приведена принципиальна электрическа схема устройства; на фиг. 2 - эпюры, по сн ющие работу предлагаемого устройства.

Устройство содержит усилитель- дискриминатор 1, одновибратор 2, конденсатор 3 врем задающий цепи , логический элемент И А, диод 5, интегратор 6, источник 7 тока, разделительную RC - цепь 8, входную шину 9, шину 10 стабилизации, выходную шину 11

Вход усилител -дискриминатора 1 соединен с входной шиной 9 и через разделительную RC - цепь 8 с шиной стабилизации. Выход усилител - дискриминатора 1 соединен с входом запуска одновибратора 2, выход которого вл етс выходом устройства. Логический элемент И А соединен с выходом одновибратора 2 и шиной 10 стабилизации, а выход логического элемента И 4 Через диод 5 соединен с входом интегратора 6, выход которого соединен с управл ющим входом источника 7 тока. Выход источника тока соединен с одной из обкладок врем задающего конденсатора 3 выводом одновибратора 2. Конденсатор 3 соединен с входами одновибратора 2 дл подключени конденсатора врем задающей цепи.

Устройство работает в режиме стабилизации и в рабочем режиме.

В режиме стабилизации на щину 10 стабилизации поступают импульсы заданной длительности Т t -- t (фиг.2), которые, проход усилитель- дискриминатор 1 через цепь 8, запускают одновибратор 2. Одновремен- но импульсы стабилизации поступают на вход элемента 4. Одновибратор 2 формирует импульсы длительностью t о - t 7 . Во врем t , - tg вход т задержка в срабатывании одновибратора 2 и врем прохождени сигнала через усилитель-дискриминатор 1. При этом импульс одновибратора заканчиваетс в момент времени t t . Элемент 4 формирует на выходе импульсы, соответствующие разности At t - С„ (фиг.2), которые через диод 5 интег- рируютс интегратором 6, выходное напр жение которого устанавливает разр дный ток источника 7 тока, соответствующий at

мин

t3 - ч

Тогда временный интервал t - t-

Т + t, , где Т - длительности стабилизирующего импульса.

В рабочем режиме на шине 10 находитс логический нуль, и одновибратор 2 запускаетс импульсами с

выхода усилител -дискриминатора 1. При этом длительность формируемого одновибратора импульса медленно увеличиваетс со скоростью разр да емкости интегратора 6 токами утечки

его входа и диода 5.

Задержки в срабатывании одновибратора и при прохождении сигнала через усилитель-дискриминатор не оказывают действи на задний фронт импульса

одновибратора.

Claims

Формула изобретени

Устройство задержки, содержащее усилитель-дискриминатор, первый вход

которого соединен с входной шиной.

выход соединен с входом запуска одно- вибратора, врем задающий конденсатор, соединенный с входами дл подключени конденсатора в одновибраторе,

выходна шина, соединенна с выходом одновибратора, отличающее- с тем, что, с целью увеличени точности и повьш1ени стабильности заднего фронта импульса, в него введены шина стабилизации, логический элемент И, диод, интегратор, источник тока, разделительна RC - цепь, включенна между входной шиной и шиной стабилизации, котора соединена с одним из входов логического элемента И, другой вход которого соединен с выходом одновибратора и выходной шиной, выход логического эле-- мента И через диод соединен с ьходом интегратора, выход соединен с управл ю1дим входом источника тока, выход которого соединен с одной из обкладок врем задающего конденсатора .

CPU г. г